CDN加速镜像 | 设为首页 | 加入收藏夹
登陆 | 会员注册
当前位置： 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程
收藏

文件名称:Verilog_digital_clock

  • 所属分类：
    VHDL-FPGA-Verilog
  • 标签属性：
    [VHDL] [源码]
  • 上传时间：
    2014-05-14
  • 文件大小：
    1.92mb
  • 已下载：
    0次
  • 提 供 者：
    huyun*****
  • 相关连接：
    无
  • 下载说明：
    别用迅雷下载，失败请重下，重下不扣分！
修正介绍说明

介绍说明－－下载内容来自于网络，使用问题请自行百度

Digital clock using Quartus9.1 platform, using Verilog language, to share to everyone


(系统自动生成,下载前可以参看下载内容)

下载文件列表

数字钟设计/
数字钟设计/clock.asm.rpt
数字钟设计/clock.done
数字钟设计/clock.fit.rpt
数字钟设计/clock.fit.smsg
数字钟设计/clock.fit.summary
数字钟设计/clock.flow.rpt
数字钟设计/clock.map.rpt
数字钟设计/clock.map.smsg
数字钟设计/clock.map.summary
数字钟设计/clock.pin
数字钟设计/clock.qpf
数字钟设计/clock.qsf
数字钟设计/clock.qws
数字钟设计/clock.sof
数字钟设计/clock.sta.rpt
数字钟设计/clock.sta.summary
数字钟设计/clock.v
数字钟设计/clock.v.bak
数字钟设计/db/
数字钟设计/db/clock.(0).cnf.cdb
数字钟设计/db/clock.(0).cnf.hdb
数字钟设计/db/clock.asm.qmsg
数字钟设计/db/clock.asm.rdb
数字钟设计/db/clock.asm_labs.ddb
数字钟设计/db/clock.cbx.xml
数字钟设计/db/clock.cmp.bpm
数字钟设计/db/clock.cmp.cbp
数字钟设计/db/clock.cmp.cdb
数字钟设计/db/clock.cmp.ecobp
数字钟设计/db/clock.cmp.hdb
数字钟设计/db/clock.cmp.kpt
数字钟设计/db/clock.cmp.logdb
数字钟设计/db/clock.cmp.rdb
数字钟设计/db/clock.cmp_merge.kpt
数字钟设计/db/clock.cuda_io_sim_cache.45um_ff_1200mv_0c_fast.hsd
数字钟设计/db/clock.cuda_io_sim_cache.45um_ss_1200mv_85c_slow.hsd
数字钟设计/db/clock.db_info
数字钟设计/db/clock.eco.cdb
数字钟设计/db/clock.fit.qmsg
数字钟设计/db/clock.hier_info
数字钟设计/db/clock.hif
数字钟设计/db/clock.lpc.html
数字钟设计/db/clock.lpc.rdb
数字钟设计/db/clock.lpc.txt
数字钟设计/db/clock.map.bpm
数字钟设计/db/clock.map.cdb
数字钟设计/db/clock.map.ecobp
数字钟设计/db/clock.map.hdb
数字钟设计/db/clock.map.kpt
数字钟设计/db/clock.map.logdb
数字钟设计/db/clock.map.qmsg
数字钟设计/db/clock.map_bb.cdb
数字钟设计/db/clock.map_bb.hdb
数字钟设计/db/clock.map_bb.logdb
数字钟设计/db/clock.pre_map.cdb
数字钟设计/db/clock.pre_map.hdb
数字钟设计/db/clock.rtlv.hdb
数字钟设计/db/clock.rtlv_sg.cdb
数字钟设计/db/clock.rtlv_sg_swap.cdb
数字钟设计/db/clock.sgdiff.cdb
数字钟设计/db/clock.sgdiff.hdb
数字钟设计/db/clock.sld_design_entry.sci
数字钟设计/db/clock.sld_design_entry_dsc.sci
数字钟设计/db/clock.smart_action.txt
数字钟设计/db/clock.sta.qmsg
数字钟设计/db/clock.sta.rdb
数字钟设计/db/clock.sta_cmp.8_slow_1200mv_85c.tdb
数字钟设计/db/clock.syn_hier_info
数字钟设计/db/clock.tiscmp.fastest_slow_1200mv_0c.ddb
数字钟设计/db/clock.tiscmp.fastest_slow_1200mv_85c.ddb
数字钟设计/db/clock.tiscmp.fast_1200mv_0c.ddb
数字钟设计/db/clock.tiscmp.slow_1200mv_0c.ddb
数字钟设计/db/clock.tiscmp.slow_1200mv_85c.ddb
数字钟设计/db/clock.tis_db_list.ddb
数字钟设计/db/clock.tmw_info
数字钟设计/db/logic_util_heursitic.dat
数字钟设计/db/prev_cmp_clock.map.qmsg
数字钟设计/db/prev_cmp_clock.qmsg
数字钟设计/incremental_db/
数字钟设计/incremental_db/compiled_partitions/
数字钟设计/incremental_db/compiled_partitions/clock.root_partition.cmp.cdb
数字钟设计/incremental_db/compiled_partitions/clock.root_partition.cmp.dfp
数字钟设计/incremental_db/compiled_partitions/clock.root_partition.cmp.hdb
数字钟设计/incremental_db/compiled_partitions/clock.root_partition.cmp.kpt
数字钟设计/incremental_db/compiled_partitions/clock.root_partition.cmp.logdb
数字钟设计/incremental_db/compiled_partitions/clock.root_partition.cmp.rcfdb
数字钟设计/incremental_db/compiled_partitions/clock.root_partition.cmp.re.rcfdb
数字钟设计/incremental_db/compiled_partitions/clock.root_partition.map.cdb
数字钟设计/incremental_db/compiled_partitions/clock.root_partition.map.dpi
数字钟设计/incremental_db/compiled_partitions/clock.root_partition.map.hdb
数字钟设计/incremental_db/compiled_partitions/clock.root_partition.map.kpt
数字钟设计/incremental_db/README

相关说明

  • 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
  • 搜珍网是交换下载平台，只提供交流渠道，下载内容来自于网络，除下载问题外，其它问题请自行百度。更多...
  • 本站已设置防盗链，请勿用迅雷、QQ旋风等下载软件下载资源，下载后用WinRAR最新版进行解压.
  • 如果您发现内容无法下载，请稍后再次尝试；或换浏览器；或者到消费记录里找到下载记录反馈给我们.
  • 下载后发现下载的内容跟说明不相乎，请到消费记录里找到下载记录反馈给我们，经确认后退回积分.
  • 如下载前有疑问，可以通过点击"提供者"的名字，查看对方的联系方式，联系对方咨询.
查看所有评论

相关评论

暂无评论内容．

发表评论

*快速评论： 推荐 一般 有密码 和说明不符 不是源码或资料 文件不全 不能解压 纯粹是垃圾
*内　　容：
*验 证 码：
搜珍网 www.dssz.com