文件名称:New_UART_verilog
-
所属分类:
- 标签属性:
- 上传时间:2014-06-02
-
文件大小:3.99kb
-
已下载:1次
-
提 供 者:
-
相关连接:无下载说明:别用迅雷下载,失败请重下,重下不扣分!
介绍说明--下载内容来自于网络,使用问题请自行百度
这个是最新的UART的verilog代码,里边含有和UART相关的所有function,比如状态机,接收发送FIFO等相关代码。-New UART verilog sample code,Include FIFO code state mashine code ,recevier/trasmiter code
(系统自动生成,下载前可以参看下载内容)
下载文件列表
UART_M_ZFSM.v
UART_Recevier.v
UART_trasmiter.v
Rising Edge Filp-Flop with Asynchronous Reset and Preset.v
UART_8x8 reg_fifo.v
UART_8x32 reg_fifo.v
UART_ACTgen Counter.v
UART_count.v
UART_div_setion.v
UART_IO_Buffers.v
UART_M_FSM.v
UART_Recevier.v
UART_trasmiter.v
Rising Edge Filp-Flop with Asynchronous Reset and Preset.v
UART_8x8 reg_fifo.v
UART_8x32 reg_fifo.v
UART_ACTgen Counter.v
UART_count.v
UART_div_setion.v
UART_IO_Buffers.v
UART_M_FSM.v
本网站为编程资源及源代码搜集、介绍的搜索网站,版权归原作者所有! 粤ICP备11031372号
1999-2046 搜珍网 All Rights Reserved.