文件名称:verilog实例 [43项]
介绍说明－－下载内容来自于网络，使用问题请自行百度
嵌入式可编程器件CPLD的典型实例 压缩包，共计43个源码文件。 使用ALTERA的 Muxplus 软件即可编辑仿真 相关软件可在教育网ftp下载[天网查询，有很多站点提供]-Embedded Programmable CPLD in a typical example of compressed, for a total of 43 source document. Altera Muxplus use the software can edit simulation software available from the Education Network ftp download [days Web inquiries, many sites provide]
(系统自动生成,下载前可以参看下载内容)
下载文件列表
图像所verilog实例 【46】
图像所verilog实例 【46】/ADC_16bit.v
图像所verilog实例 【46】/adder_8bit.v
图像所verilog实例 【46】/adder_8bit_2.v
图像所verilog实例 【46】/ALL.V
图像所verilog实例 【46】/binarytogray.v
图像所verilog实例 【46】/cla_8bits.v
图像所verilog实例 【46】/COMPARE.V
图像所verilog实例 【46】/dds.v
图像所verilog实例 【46】/DECODER1.V
图像所verilog实例 【46】/decoder3x8.v
图像所verilog实例 【46】/div16.v
图像所verilog实例 【46】/encoder8x3.v
图像所verilog实例 【46】/encoder8x3_2.v
图像所verilog实例 【46】/fifo.v
图像所verilog实例 【46】/fifo_16x16.v
图像所verilog实例 【46】/FIFO_2.V
图像所verilog实例 【46】/framer.v
图像所verilog实例 【46】/frequency5x2.v
图像所verilog实例 【46】/full_adder_1.v
图像所verilog实例 【46】/full_adder_2.v
图像所verilog实例 【46】/gencrc.v.txt
图像所verilog实例 【46】/half_adder_1.v
图像所verilog实例 【46】/half_adder_2.v
图像所verilog实例 【46】/half_adder_3.v
图像所verilog实例 【46】/lead_8bits_adder.v
图像所verilog实例 【46】/lead_8bits_adder2.v
图像所verilog实例 【46】/MUL16.V
图像所verilog实例 【46】/mult16.v
图像所verilog实例 【46】/multi_select_1.v
图像所verilog实例 【46】/mult_piped_8x8.v
图像所verilog实例 【46】/mult_select.v
图像所verilog实例 【46】/MUX8X8.V
图像所verilog实例 【46】/myrand.c
图像所verilog实例 【46】/nco.v
图像所verilog实例 【46】/onehot.v
图像所verilog实例 【46】/pic.v
图像所verilog实例 【46】/PLI.TAR
图像所verilog实例 【46】/RISC8.ZIP
图像所verilog实例 【46】/sequence_dectect.v
图像所verilog实例 【46】/SHIFTER.V
图像所verilog实例 【46】/string.v
图像所verilog实例 【46】/SYNTHPIC.ZIP
图像所verilog实例 【46】/TEST.V
图像所verilog实例 【46】/testing.v.txt
图像所verilog实例 【46】/test_cla_8bits.v
图像所verilog实例 【46】/wpulse.v.txt
www.dssz.com.txt
图像所verilog实例 【46】/ADC_16bit.v
图像所verilog实例 【46】/adder_8bit.v
图像所verilog实例 【46】/adder_8bit_2.v
图像所verilog实例 【46】/ALL.V
图像所verilog实例 【46】/binarytogray.v
图像所verilog实例 【46】/cla_8bits.v
图像所verilog实例 【46】/COMPARE.V
图像所verilog实例 【46】/dds.v
图像所verilog实例 【46】/DECODER1.V
图像所verilog实例 【46】/decoder3x8.v
图像所verilog实例 【46】/div16.v
图像所verilog实例 【46】/encoder8x3.v
图像所verilog实例 【46】/encoder8x3_2.v
图像所verilog实例 【46】/fifo.v
图像所verilog实例 【46】/fifo_16x16.v
图像所verilog实例 【46】/FIFO_2.V
图像所verilog实例 【46】/framer.v
图像所verilog实例 【46】/frequency5x2.v
图像所verilog实例 【46】/full_adder_1.v
图像所verilog实例 【46】/full_adder_2.v
图像所verilog实例 【46】/gencrc.v.txt
图像所verilog实例 【46】/half_adder_1.v
图像所verilog实例 【46】/half_adder_2.v
图像所verilog实例 【46】/half_adder_3.v
图像所verilog实例 【46】/lead_8bits_adder.v
图像所verilog实例 【46】/lead_8bits_adder2.v
图像所verilog实例 【46】/MUL16.V
图像所verilog实例 【46】/mult16.v
图像所verilog实例 【46】/multi_select_1.v
图像所verilog实例 【46】/mult_piped_8x8.v
图像所verilog实例 【46】/mult_select.v
图像所verilog实例 【46】/MUX8X8.V
图像所verilog实例 【46】/myrand.c
图像所verilog实例 【46】/nco.v
图像所verilog实例 【46】/onehot.v
图像所verilog实例 【46】/pic.v
图像所verilog实例 【46】/PLI.TAR
图像所verilog实例 【46】/RISC8.ZIP
图像所verilog实例 【46】/sequence_dectect.v
图像所verilog实例 【46】/SHIFTER.V
图像所verilog实例 【46】/string.v
图像所verilog实例 【46】/SYNTHPIC.ZIP
图像所verilog实例 【46】/TEST.V
图像所verilog实例 【46】/testing.v.txt
图像所verilog实例 【46】/test_cla_8bits.v
图像所verilog实例 【46】/wpulse.v.txt
www.dssz.com.txt
本网站为编程资源及源代码搜集、介绍的搜索网站，版权归原作者所有！ 粤ICP备11031372号
1999-2046 搜珍网 All Rights Reserved.