文件名称:PCM30-Verilog-source-code
-
所属分类：
- 标签属性：
- 上传时间：2014-06-22
-
文件大小：1.06kb
-
已下载：0次
-
提 供 者：
-
相关连接：无下载说明：别用迅雷下载，失败请重下，重下不扣分！
介绍说明－－下载内容来自于网络，使用问题请自行百度
使用Verilog设计PCM30基群帧同步电路
电路功能说明：
1．输入码流DATA，速率为2.04Mb/S；每帧256bit，其中前8bit为帧同步码；偶数帧的帧同步码为10011011，奇数帧的帧同步码为110XXXXX（X为任意值）。
2．系统初始状态为失步态，失步信号FLOSS输出低电平，电路在输入码流里逐比特搜寻同步码，当搜寻到第一个偶帧同步码后，电路转为逐帧搜寻，当连续三帧均正确地搜寻到同步码后，系统状态转为同步态，失步信号输出高电平；否则电路重新进入逐比特搜寻状态。
3．系统处于同步态后，当连续四帧检出的同步码均错误，则系统转为失步态
-Use Verilog design PCM30 base frame synchronization circuit
电路功能说明：
1．输入码流DATA，速率为2.04Mb/S；每帧256bit，其中前8bit为帧同步码；偶数帧的帧同步码为10011011，奇数帧的帧同步码为110XXXXX（X为任意值）。
2．系统初始状态为失步态，失步信号FLOSS输出低电平，电路在输入码流里逐比特搜寻同步码，当搜寻到第一个偶帧同步码后，电路转为逐帧搜寻，当连续三帧均正确地搜寻到同步码后，系统状态转为同步态，失步信号输出高电平；否则电路重新进入逐比特搜寻状态。
3．系统处于同步态后，当连续四帧检出的同步码均错误，则系统转为失步态
-Use Verilog design PCM30 base frame synchronization circuit
(系统自动生成,下载前可以参看下载内容)
下载文件列表
PCM30-Verilog/pcm.v
PCM30-Verilog/pcm30_test.v
PCM30-Verilog
PCM30-Verilog/pcm30_test.v
PCM30-Verilog
本网站为编程资源及源代码搜集、介绍的搜索网站，版权归原作者所有！ 粤ICP备11031372号
1999-2046 搜珍网 All Rights Reserved.