文件名称:UART-Verilog-source
-
所属分类:
- 标签属性:
- 上传时间:2014-07-08
-
文件大小:2.9kb
-
已下载:0次
-
提 供 者:
-
相关连接:无下载说明:别用迅雷下载,失败请重下,重下不扣分!
介绍说明--下载内容来自于网络,使用问题请自行百度
Verilog编写UART串口例程,实现FPGA与上位机串口通信,利用ASCII码进行大小写转换,在Xilinx Virtex-5开发板测试通过-UART serial routines written in Verilog, FPGA serial communication with the host computer using the ASCII code case conversion, in the Xilinx Virtex-5 development board test
(系统自动生成,下载前可以参看下载内容)
下载文件列表
baud.v
GenesysGeneral.ucf
uart.v
uart_dataprocess.v
uart_rec.v
uart_tb.v
uart_tra.v
GenesysGeneral.ucf
uart.v
uart_dataprocess.v
uart_rec.v
uart_tb.v
uart_tra.v
本网站为编程资源及源代码搜集、介绍的搜索网站,版权归原作者所有! 粤ICP备11031372号
1999-2046 搜珍网 All Rights Reserved.