文件名称:4weichaoqianjinweiqi_verilog
-
所属分类：
- 标签属性：
- 上传时间：2014-12-10
-
文件大小：716byte
-
已下载：0次
-
提 供 者：
-
相关连接：无下载说明：别用迅雷下载，失败请重下，重下不扣分！
介绍说明－－下载内容来自于网络，使用问题请自行百度
四位超前进位加法器的verilog实现。用VHDL语言，附加检验tb.v-Four lookahead adder verilog implementation. VHDL language, additional testing tb.v
(系统自动生成,下载前可以参看下载内容)
下载文件列表
FullAdder_4bits.v
FullAdder_4bits_tb.v
FullAdder_4bits_tb.v
本网站为编程资源及源代码搜集、介绍的搜索网站，版权归原作者所有！ 粤ICP备11031372号
1999-2046 搜珍网 All Rights Reserved.