文件名称:Design-of-full-adder
-
所属分类：
- 标签属性：
- 上传时间：2015-03-10
-
文件大小：9.27kb
-
已下载：0次
-
提 供 者：
-
相关连接：无下载说明：别用迅雷下载，失败请重下，重下不扣分！
介绍说明－－下载内容来自于网络，使用问题请自行百度
熟悉VHDL元件例化语句的作用
熟悉全加器的工作原理
用VHDL语言设计一位二进制全加器，并仿真。-The role of components instantiated. Familiar with VHDL statements
Familiar with the working principle of full adder
Using VHDL language to design a binary full adder, and simulation.
熟悉全加器的工作原理
用VHDL语言设计一位二进制全加器，并仿真。-The role of components instantiated. Familiar with VHDL statements
Familiar with the working principle of full adder
Using VHDL language to design a binary full adder, and simulation.
(系统自动生成,下载前可以参看下载内容)
下载文件列表
实验二_全加器设计.doc
本网站为编程资源及源代码搜集、介绍的搜索网站，版权归原作者所有！ 粤ICP备11031372号
1999-2046 搜珍网 All Rights Reserved.