CDN加速镜像 | 设为首页 | 加入收藏夹
登陆 | 会员注册
当前位置： 首页 资源下载 源码下载 其它 书籍源码
收藏

文件名称:FPGA-design

  • 所属分类：
    source in ebook
  • 标签属性：
    [VHDL] [源码]
  • 上传时间：
    2015-05-23
  • 文件大小：
    10.82mb
  • 已下载：
    0次
  • 提 供 者：
    h****
  • 相关连接：
    无
  • 下载说明：
    别用迅雷下载，失败请重下，重下不扣分！
电信下载 联通下载
别用迅雷、360浏览器下载。
如迅雷强制弹出，可右键点击选“另存为”。
失败请重下，重下不扣分。
修正介绍说明

介绍说明－－下载内容来自于网络，使用问题请自行百度

FPGA设计[田耘等编著][程序源代码]-FPGA design [Tian Yun eds] [source code]
(系统自动生成,下载前可以参看下载内容)

下载文件列表

FPGA设计[田耘等编著][程序源代码]/
FPGA设计[田耘等编著][程序源代码]/Verilog代码/
FPGA设计[田耘等编著][程序源代码]/Verilog代码/c10/
FPGA设计[田耘等编著][程序源代码]/Verilog代码/c10/10-2/
FPGA设计[田耘等编著][程序源代码]/Verilog代码/c10/10-2/mult.xco
FPGA设计[田耘等编著][程序源代码]/Verilog代码/c10/10-2/mydds.xco
FPGA设计[田耘等编著][程序源代码]/Verilog代码/c10/10-2/square_syn.v
FPGA设计[田耘等编著][程序源代码]/Verilog代码/c10/10-4/
FPGA设计[田耘等编著][程序源代码]/Verilog代码/c10/10-4/coastas_dds.v
FPGA设计[田耘等编著][程序源代码]/Verilog代码/c10/10-4/costas_lf.v
FPGA设计[田耘等编著][程序源代码]/Verilog代码/c10/10-4/costas_loop.v
FPGA设计[田耘等编著][程序源代码]/Verilog代码/c10/10-4/costas_lpf.v
FPGA设计[田耘等编著][程序源代码]/Verilog代码/c10/10-4/costas_mult.v
FPGA设计[田耘等编著][程序源代码]/Verilog代码/c10/10-4/err_mult.v
FPGA设计[田耘等编著][程序源代码]/Verilog代码/c10/10-4/fir_lpf.xco
FPGA设计[田耘等编著][程序源代码]/Verilog代码/c10/10-4/mult.xco
FPGA设计[田耘等编著][程序源代码]/Verilog代码/c10/10-4/my_dds.xco
FPGA设计[田耘等编著][程序源代码]/Verilog代码/c10/10-6/
FPGA设计[田耘等编著][程序源代码]/Verilog代码/c10/10-6/de_mult.xco
FPGA设计[田耘等编著][程序源代码]/Verilog代码/c10/10-6/dearly_sub.v
FPGA设计[田耘等编著][程序源代码]/Verilog代码/c10/10-6/dedds.v
FPGA设计[田耘等编著][程序源代码]/Verilog代码/c10/10-6/delay_early_gate.v
FPGA设计[田耘等编著][程序源代码]/Verilog代码/c10/10-6/eddds.xco
FPGA设计[田耘等编著][程序源代码]/Verilog代码/c10/10-6/iir.v
FPGA设计[田耘等编著][程序源代码]/Verilog代码/c10/10-6/iir1.v
FPGA设计[田耘等编著][程序源代码]/Verilog代码/c10/10-8/
FPGA设计[田耘等编著][程序源代码]/Verilog代码/c10/10-8/baker.v
FPGA设计[田耘等编著][程序源代码]/Verilog代码/c11/
FPGA设计[田耘等编著][程序源代码]/Verilog代码/c11/11-10/
FPGA设计[田耘等编著][程序源代码]/Verilog代码/c11/11-10/div16.xco
FPGA设计[田耘等编著][程序源代码]/Verilog代码/c11/11-10/fir_rls.v
FPGA设计[田耘等编著][程序源代码]/Verilog代码/c11/11-10/rlsmult.xco
FPGA设计[田耘等编著][程序源代码]/Verilog代码/c11/11-10/shiftreg25.xco
FPGA设计[田耘等编著][程序源代码]/Verilog代码/c11/11-10/shiftreg28.xco
FPGA设计[田耘等编著][程序源代码]/Verilog代码/c11/11-10/shiftreg3.xco
FPGA设计[田耘等编著][程序源代码]/Verilog代码/c11/11-12/
FPGA设计[田耘等编著][程序源代码]/Verilog代码/c11/11-12/dfe_filter.v
FPGA设计[田耘等编著][程序源代码]/Verilog代码/c11/11-12/dfe_mult.xco
FPGA设计[田耘等编著][程序源代码]/Verilog代码/c11/11-14/
FPGA设计[田耘等编著][程序源代码]/Verilog代码/c11/11-14/aa_adder.xco
FPGA设计[田耘等编著][程序源代码]/Verilog代码/c11/11-14/aa_bram.xco
FPGA设计[田耘等编著][程序源代码]/Verilog代码/c11/11-14/aa_cmult.xco
FPGA设计[田耘等编著][程序源代码]/Verilog代码/c11/11-14/ad_a.v
FPGA设计[田耘等编著][程序源代码]/Verilog代码/c11/11-14/shift16.xco
FPGA设计[田耘等编著][程序源代码]/Verilog代码/c11/11-2/
FPGA设计[田耘等编著][程序源代码]/Verilog代码/c11/11-2/fir_lms.v
FPGA设计[田耘等编著][程序源代码]/Verilog代码/c11/11-3/
FPGA设计[田耘等编著][程序源代码]/Verilog代码/c11/11-3/fir_pipline_lms.v
FPGA设计[田耘等编著][程序源代码]/Verilog代码/c11/11-3/lmsmult.xco
FPGA设计[田耘等编著][程序源代码]/Verilog代码/c11/11-5/
FPGA设计[田耘等编著][程序源代码]/Verilog代码/c11/11-5/mult.xco
FPGA设计[田耘等编著][程序源代码]/Verilog代码/c11/11-5/shiftreg4.xco
FPGA设计[田耘等编著][程序源代码]/Verilog代码/c11/11-5/sign_fir_lms.v
FPGA设计[田耘等编著][程序源代码]/Verilog代码/c11/11-8/
FPGA设计[田耘等编著][程序源代码]/Verilog代码/c11/11-8/blockconnect.v
FPGA设计[田耘等编著][程序源代码]/Verilog代码/c11/11-8/cmult.v
FPGA设计[田耘等编著][程序源代码]/Verilog代码/c11/11-8/coe_updata.v
FPGA设计[田耘等编著][程序源代码]/Verilog代码/c11/11-8/complex_mult.xco
FPGA设计[田耘等编著][程序源代码]/Verilog代码/c11/11-8/fft_block.v
FPGA设计[田耘等编著][程序源代码]/Verilog代码/c11/11-8/fft_block_lms.v
FPGA设计[田耘等编著][程序源代码]/Verilog代码/c11/11-8/fft_w16_p32.xco
FPGA设计[田耘等编著][程序源代码]/Verilog代码/c11/11-8/gonge.v
FPGA设计[田耘等编著][程序源代码]/Verilog代码/c11/11-8/ifft_block.v
FPGA设计[田耘等编著][程序源代码]/Verilog代码/c11/11-8/insert.v
FPGA设计[田耘等编著][程序源代码]/Verilog代码/c11/11-8/save_sub.v
FPGA设计[田耘等编著][程序源代码]/Verilog代码/c11/11-8/shift_reg2.xco
FPGA设计[田耘等编著][程序源代码]/Verilog代码/c11/11-8/shiftreg.xco
FPGA设计[田耘等编著][程序源代码]/Verilog代码/c11/11-8/shiftreg3.xco
FPGA设计[田耘等编著][程序源代码]/Verilog代码/c11/11-8/srl16_w16_d16.xco
FPGA设计[田耘等编著][程序源代码]/Verilog代码/c11/11-8/test_block_connect.v
FPGA设计[田耘等编著][程序源代码]/Verilog代码/c12_0/
FPGA设计[田耘等编著][程序源代码]/Verilog代码/c12_0/12-2_0/
FPGA设计[田耘等编著][程序源代码]/Verilog代码/c12_0/12-4_0/
FPGA设计[田耘等编著][程序源代码]/Verilog代码/c12_0/12-6/
FPGA设计[田耘等编著][程序源代码]/Verilog代码/c12_0/12-6/rake_cmult.xco
FPGA设计[田耘等编著][程序源代码]/Verilog代码/c12_0/12-6/rake_mrc.v
FPGA设计[田耘等编著][程序源代码]/Verilog代码/c12_0/12-6/rake_shift4.xco
FPGA设计[田耘等编著][程序源代码]/Verilog代码/c13/
FPGA设计[田耘等编著][程序源代码]/Verilog代码/c13/13-2/
FPGA设计[田耘等编著][程序源代码]/Verilog代码/c13/13-2/ovsf.v
FPGA设计[田耘等编著][程序源代码]/Verilog代码/c13/13-3/
FPGA设计[田耘等编著][程序源代码]/Verilog代码/c13/13-3/Dscamb.v
FPGA设计[田耘等编著][程序源代码]/Verilog代码/c13/13-6/
FPGA设计[田耘等编著][程序源代码]/Verilog代码/c13/13-6/CPICH.v
FPGA设计[田耘等编著][程序源代码]/Verilog代码/c13/13-6/adder_18vs18.xco
FPGA设计[田耘等编著][程序源代码]/Verilog代码/c13/13-6/ram_1024.xco
FPGA设计[田耘等编著][程序源代码]/Verilog代码/c13/13-6/ram_descramb.xco
FPGA设计[田耘等编著][程序源代码]/Verilog代码/c3/
FPGA设计[田耘等编著][程序源代码]/Verilog代码/c3/3-22/
FPGA设计[田耘等编著][程序源代码]/Verilog代码/c3/3-22/adder8.v
FPGA设计[田耘等编著][程序源代码]/Verilog代码/c3/3-23/
FPGA设计[田耘等编著][程序源代码]/Verilog代码/c3/3-23/adder8_2.v
FPGA设计[田耘等编著][程序源代码]/Verilog代码/c3/3-24/
FPGA设计[田耘等编著][程序源代码]/Verilog代码/c3/3-24/adder8_4.v
FPGA设计[田耘等编著][程序源代码]/Verilog代码/c5/
FPGA设计[田耘等编著][程序源代码]/Verilog代码/c5/5-1/
FPGA设计[田耘等编著][程序源代码]/Verilog代码/c5/5-1/adder16_2.v
FPGA设计[田耘等编著][程序源代码]/Verilog代码/c5/5-10/
FPGA设计[田耘等编著][程序源代码]/Verilog代码/c5/5-10/div16.xco
FPGA设计[田耘等编著][程序源代码]/Verilog代码/c5/5-10/div16_1.v
FPGA设计[田耘等编著][程序源代码]/Verilog代码/c5/5-11/
FPGA设计[田耘等编著][程序源代码]/Verilog代码/c5/5-11/divf16.xco
FPGA设计[田耘等编著][程序源代码]/Verilog代码/c5/5-11/divf16_1.v
FPGA设计[田耘等编著][程序源代码]/Verilog代码/c5/5-15/
FPGA设计[田耘等编著][程序源代码]/Verilog代码/c5/5-15/dds.v
FPGA设计[田耘等编著][程序源代码]/Verilog代码/c5/5-15/rom_cos.

相关说明

  • 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
  • 搜珍网是交换下载平台，只提供交流渠道，下载内容来自于网络，除下载问题外，其它问题请自行百度。更多...
  • 本站已设置防盗链，请勿用迅雷、QQ旋风等下载软件下载资源，下载后用WinRAR最新版进行解压.
  • 如果您发现内容无法下载，请稍后再次尝试；或换浏览器；或者到消费记录里找到下载记录反馈给我们.
  • 下载后发现下载的内容跟说明不相乎，请到消费记录里找到下载记录反馈给我们，经确认后退回积分.
  • 如下载前有疑问，可以通过点击"提供者"的名字，查看对方的联系方式，联系对方咨询.
查看所有评论

相关评论

暂无评论内容．

发表评论

*快速评论： 推荐 一般 有密码 和说明不符 不是源码或资料 文件不全 不能解压 纯粹是垃圾
*内　　容：
*验 证 码：
搜珍网 www.dssz.com

浏览历史记录

关闭