CDN加速镜像 | 设为首页 | 加入收藏夹
登陆 | 会员注册
当前位置： 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程
收藏

文件名称:Verilog_prj

  • 所属分类：
    VHDL-FPGA-Verilog
  • 标签属性：
    [PDF]
  • 上传时间：
    2015-07-01
  • 文件大小：
    7.05mb
  • 已下载：
    0次
  • 提 供 者：
    l*****
  • 相关连接：
    无
  • 下载说明：
    别用迅雷下载，失败请重下，重下不扣分！
修正介绍说明

介绍说明－－下载内容来自于网络，使用问题请自行百度

特权同学BJ-EPM240 CPLD开发板配套视频源码文件，ex1~ex15全，是入门Verilog的首选。-Privileged students BJ-EPM240 CPLD development board supporting the video source files, ex1 ~ ex15 whole, is the first choice of entry Verilog.
(系统自动生成,下载前可以参看下载内容)

下载文件列表

Verilog_prj/ex10_iic/I2C通信实验.pdf
Verilog_prj/ex10_iic/verilogiic1121/db/iic_top.(0).cnf.cdb
Verilog_prj/ex10_iic/verilogiic1121/db/iic_top.(0).cnf.hdb
Verilog_prj/ex10_iic/verilogiic1121/db/iic_top.(1).cnf.cdb
Verilog_prj/ex10_iic/verilogiic1121/db/iic_top.(1).cnf.hdb
Verilog_prj/ex10_iic/verilogiic1121/db/iic_top.(2).cnf.cdb
Verilog_prj/ex10_iic/verilogiic1121/db/iic_top.(2).cnf.hdb
Verilog_prj/ex10_iic/verilogiic1121/db/iic_top.asm.qmsg
Verilog_prj/ex10_iic/verilogiic1121/db/iic_top.asm_labs.ddb
Verilog_prj/ex10_iic/verilogiic1121/db/iic_top.cbx.xml
Verilog_prj/ex10_iic/verilogiic1121/db/iic_top.cmp.cdb
Verilog_prj/ex10_iic/verilogiic1121/db/iic_top.cmp.hdb
Verilog_prj/ex10_iic/verilogiic1121/db/iic_top.cmp.kpt
Verilog_prj/ex10_iic/verilogiic1121/db/iic_top.cmp.logdb
Verilog_prj/ex10_iic/verilogiic1121/db/iic_top.cmp.rdb
Verilog_prj/ex10_iic/verilogiic1121/db/iic_top.cmp.tdb
Verilog_prj/ex10_iic/verilogiic1121/db/iic_top.cmp0.ddb
Verilog_prj/ex10_iic/verilogiic1121/db/iic_top.db_info
Verilog_prj/ex10_iic/verilogiic1121/db/iic_top.eco.cdb
Verilog_prj/ex10_iic/verilogiic1121/db/iic_top.fit.qmsg
Verilog_prj/ex10_iic/verilogiic1121/db/iic_top.hier_info
Verilog_prj/ex10_iic/verilogiic1121/db/iic_top.hif
Verilog_prj/ex10_iic/verilogiic1121/db/iic_top.map.cdb
Verilog_prj/ex10_iic/verilogiic1121/db/iic_top.map.hdb
Verilog_prj/ex10_iic/verilogiic1121/db/iic_top.map.logdb
Verilog_prj/ex10_iic/verilogiic1121/db/iic_top.map.qmsg
Verilog_prj/ex10_iic/verilogiic1121/db/iic_top.pre_map.cdb
Verilog_prj/ex10_iic/verilogiic1121/db/iic_top.pre_map.hdb
Verilog_prj/ex10_iic/verilogiic1121/db/iic_top.rtlv.hdb
Verilog_prj/ex10_iic/verilogiic1121/db/iic_top.rtlv_sg.cdb
Verilog_prj/ex10_iic/verilogiic1121/db/iic_top.rtlv_sg_swap.cdb
Verilog_prj/ex10_iic/verilogiic1121/db/iic_top.sgdiff.cdb
Verilog_prj/ex10_iic/verilogiic1121/db/iic_top.sgdiff.hdb
Verilog_prj/ex10_iic/verilogiic1121/db/iic_top.sld_design_entry.sci
Verilog_prj/ex10_iic/verilogiic1121/db/iic_top.sld_design_entry_dsc.sci
Verilog_prj/ex10_iic/verilogiic1121/db/iic_top.smp_dump.txt
Verilog_prj/ex10_iic/verilogiic1121/db/iic_top.syn_hier_info
Verilog_prj/ex10_iic/verilogiic1121/db/iic_top.tan.qmsg
Verilog_prj/ex10_iic/verilogiic1121/db/iic_top.tis_db_list.ddb
Verilog_prj/ex10_iic/verilogiic1121/db/iic_top.tmw_info
Verilog_prj/ex10_iic/verilogiic1121/db/prev_cmp_iic_top.asm.qmsg
Verilog_prj/ex10_iic/verilogiic1121/db/prev_cmp_iic_top.fit.qmsg
Verilog_prj/ex10_iic/verilogiic1121/db/prev_cmp_iic_top.map.qmsg
Verilog_prj/ex10_iic/verilogiic1121/db/prev_cmp_iic_top.tan.qmsg
Verilog_prj/ex10_iic/verilogiic1121/db/wed.wsf
Verilog_prj/ex10_iic/verilogiic1121/iic_com.v
Verilog_prj/ex10_iic/verilogiic1121/iic_top.asm.rpt
Verilog_prj/ex10_iic/verilogiic1121/iic_top.cdf
Verilog_prj/ex10_iic/verilogiic1121/iic_top.done
Verilog_prj/ex10_iic/verilogiic1121/iic_top.dpf
Verilog_prj/ex10_iic/verilogiic1121/iic_top.fit.rpt
Verilog_prj/ex10_iic/verilogiic1121/iic_top.fit.smsg
Verilog_prj/ex10_iic/verilogiic1121/iic_top.fit.summary
Verilog_prj/ex10_iic/verilogiic1121/iic_top.flow.rpt
Verilog_prj/ex10_iic/verilogiic1121/iic_top.map.rpt
Verilog_prj/ex10_iic/verilogiic1121/iic_top.map.summary
Verilog_prj/ex10_iic/verilogiic1121/iic_top.pin
Verilog_prj/ex10_iic/verilogiic1121/iic_top.pof
Verilog_prj/ex10_iic/verilogiic1121/iic_top.qpf
Verilog_prj/ex10_iic/verilogiic1121/iic_top.qsf
Verilog_prj/ex10_iic/verilogiic1121/iic_top.qws
Verilog_prj/ex10_iic/verilogiic1121/iic_top.tan.rpt
Verilog_prj/ex10_iic/verilogiic1121/iic_top.tan.summary
Verilog_prj/ex10_iic/verilogiic1121/iic_top.v
Verilog_prj/ex10_iic/verilogiic1121/iic_top_assignment_defaults.qdf
Verilog_prj/ex10_iic/verilogiic1121/incremental_db/compiled_partitions/iic_top.root_partition.map.kpt
Verilog_prj/ex10_iic/verilogiic1121/incremental_db/README
Verilog_prj/ex10_iic/verilogiic1121/led_seg7.v
Verilog_prj/ex10_iic/verilogiic1121/tb_iic_top.vwf
Verilog_prj/ex11_sram/SRAM读写实验.pdf
Verilog_prj/ex11_sram/verilogsram/db/prev_cmp_sram_test.asm.qmsg
Verilog_prj/ex11_sram/verilogsram/db/prev_cmp_sram_test.eda.qmsg
Verilog_prj/ex11_sram/verilogsram/db/prev_cmp_sram_test.fit.qmsg
Verilog_prj/ex11_sram/verilogsram/db/prev_cmp_sram_test.map.qmsg
Verilog_prj/ex11_sram/verilogsram/db/prev_cmp_sram_test.qmsg
Verilog_prj/ex11_sram/verilogsram/db/prev_cmp_sram_test.tan.qmsg
Verilog_prj/ex11_sram/verilogsram/db/sram_test.(0).cnf.cdb
Verilog_prj/ex11_sram/verilogsram/db/sram_test.(0).cnf.hdb
Verilog_prj/ex11_sram/verilogsram/db/sram_test.asm.qmsg
Verilog_prj/ex11_sram/verilogsram/db/sram_test.asm_labs.ddb
Verilog_prj/ex11_sram/verilogsram/db/sram_test.cbx.xml
Verilog_prj/ex11_sram/verilogsram/db/sram_test.cmp.cdb
Verilog_prj/ex11_sram/verilogsram/db/sram_test.cmp.hdb
Verilog_prj/ex11_sram/verilogsram/db/sram_test.cmp.kpt
Verilog_prj/ex11_sram/verilogsram/db/sram_test.cmp.logdb
Verilog_prj/ex11_sram/verilogsram/db/sram_test.cmp.rdb
Verilog_prj/ex11_sram/verilogsram/db/sram_test.cmp.tdb
Verilog_prj/ex11_sram/verilogsram/db/sram_test.cmp0.ddb
Verilog_prj/ex11_sram/verilogsram/db/sram_test.db_info
Verilog_prj/ex11_sram/verilogsram/db/sram_test.eco.cdb
Verilog_prj/ex11_sram/verilo

相关说明

  • 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
  • 搜珍网是交换下载平台，只提供交流渠道，下载内容来自于网络，除下载问题外，其它问题请自行百度。更多...
  • 本站已设置防盗链，请勿用迅雷、QQ旋风等下载软件下载资源，下载后用WinRAR最新版进行解压.
  • 如果您发现内容无法下载，请稍后再次尝试；或换浏览器；或者到消费记录里找到下载记录反馈给我们.
  • 下载后发现下载的内容跟说明不相乎，请到消费记录里找到下载记录反馈给我们，经确认后退回积分.
  • 如下载前有疑问，可以通过点击"提供者"的名字，查看对方的联系方式，联系对方咨询.
查看所有评论

相关评论

暂无评论内容．

发表评论

*快速评论： 推荐 一般 有密码 和说明不符 不是源码或资料 文件不全 不能解压 纯粹是垃圾
*内　　容：
*验 证 码：
搜珍网 www.dssz.com