CDN加速镜像 | 设为首页 | 加入收藏夹
登陆 | 会员注册
当前位置： 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程
收藏

文件名称:VHDL-qiangdaqi

  • 所属分类：
    VHDL-FPGA-Verilog
  • 标签属性：
    [Text]
  • 上传时间：
    2015-09-23
  • 文件大小：
    914.01kb
  • 已下载：
    0次
  • 提 供 者：
    程****
  • 相关连接：
    无
  • 下载说明：
    别用迅雷下载，失败请重下，重下不扣分！
修正介绍说明

介绍说明－－下载内容来自于网络，使用问题请自行百度

VHDL语言实现的抢答器功能，源码和原理图都包含在文件内，可以直接在FPGA上运行。-The VHDL Responder function, source code and schematics are included in the file, you can run directly on the FPGA.
(系统自动生成,下载前可以参看下载内容)

下载文件列表

VHDL课程设计之抢答器/
VHDL课程设计之抢答器/History/
VHDL课程设计之抢答器/History/padtokey.~(1).vhd.Zip
VHDL课程设计之抢答器/History/qiangdaall.~(1).PrjFpg.Zip
VHDL课程设计之抢答器/History/QIANGDAALL.~(3).PRJFPG.Zip
VHDL课程设计之抢答器/History/qiangdall.~(1).SchDoc.Zip
VHDL课程设计之抢答器/History/qiangdall.~(3).SchDoc.Zip
VHDL课程设计之抢答器/History/qiangdall.~(4).SchDoc.Zip
VHDL课程设计之抢答器/History/qiangdall.~(5).SchDoc.Zip
VHDL课程设计之抢答器/History/qiangdall.~(6).SchDoc.Zip
VHDL课程设计之抢答器/History/qiangdall.~(7).SchDoc.Zip
VHDL课程设计之抢答器/History/qiangdall.~(8).SchDoc.Zip
VHDL课程设计之抢答器/History/qiangdall.~(9).SchDoc.Zip
VHDL课程设计之抢答器/History/qiangdamain.~(1).vhd.Zip
VHDL课程设计之抢答器/History/qiangdamain.~(10).vhd.Zip
VHDL课程设计之抢答器/History/qiangdamain.~(11).vhd.Zip
VHDL课程设计之抢答器/History/qiangdamain.~(12).vhd.Zip
VHDL课程设计之抢答器/History/qiangdamain.~(13).vhd.Zip
VHDL课程设计之抢答器/History/qiangdamain.~(14).vhd.Zip
VHDL课程设计之抢答器/History/qiangdamain.~(15).vhd.Zip
VHDL课程设计之抢答器/History/qiangdamain.~(16).vhd.Zip
VHDL课程设计之抢答器/History/qiangdamain.~(17).vhd.Zip
VHDL课程设计之抢答器/History/qiangdamain.~(18).vhd.Zip
VHDL课程设计之抢答器/History/qiangdamain.~(19).vhd.Zip
VHDL课程设计之抢答器/History/qiangdamain.~(2).vhd.Zip
VHDL课程设计之抢答器/History/qiangdamain.~(20).vhd.Zip
VHDL课程设计之抢答器/History/qiangdamain.~(21).vhd.Zip
VHDL课程设计之抢答器/History/qiangdamain.~(22).vhd.Zip
VHDL课程设计之抢答器/History/qiangdamain.~(23).vhd.Zip
VHDL课程设计之抢答器/History/qiangdamain.~(3).vhd.Zip
VHDL课程设计之抢答器/History/qiangdamain.~(4).vhd.Zip
VHDL课程设计之抢答器/History/qiangdamain.~(5).vhd.Zip
VHDL课程设计之抢答器/History/qiangdamain.~(6).vhd.Zip
VHDL课程设计之抢答器/History/qiangdamain.~(7).vhd.Zip
VHDL课程设计之抢答器/History/qiangdamain.~(8).vhd.Zip
VHDL课程设计之抢答器/History/qiangdamain.~(9).vhd.Zip
VHDL课程设计之抢答器/History/qiangdlcd.~(1).vhd.Zip
VHDL课程设计之抢答器/History/qiangdlcd.~(2).vhd.Zip
VHDL课程设计之抢答器/History/qiangdlcd.~(3).vhd.Zip
VHDL课程设计之抢答器/History/qiangdlcd.~(4).vhd.Zip
VHDL课程设计之抢答器/History/qiangdlcd.~(5).vhd.Zip
VHDL课程设计之抢答器/History/qiangdlcd.~(6).vhd.Zip
VHDL课程设计之抢答器/padtokey.vhd
VHDL课程设计之抢答器/ProjectOutputs/
VHDL课程设计之抢答器/ProjectOutputs/$$code$$.vhd
VHDL课程设计之抢答器/ProjectOutputs/$$temp0.vhd
VHDL课程设计之抢答器/ProjectOutputs/Default - All Constraints/
VHDL课程设计之抢答器/ProjectOutputs/Default - All Constraints/IOBUF8B.VHD
VHDL课程设计之抢答器/ProjectOutputs/Default - All Constraints/J8B_8S.VHD
VHDL课程设计之抢答器/ProjectOutputs/Default - All Constraints/KEYPADA.EDN
VHDL课程设计之抢答器/ProjectOutputs/Default - All Constraints/LCD16X2A.EDN
VHDL课程设计之抢答器/ProjectOutputs/Default - All Constraints/qiangdaall.bfl
VHDL课程设计之抢答器/ProjectOutputs/Default - All Constraints/qiangdaall.bgn
VHDL课程设计之抢答器/ProjectOutputs/Default - All Constraints/qiangdaall.bit
VHDL课程设计之抢答器/ProjectOutputs/Default - All Constraints/qiangdaall.bld
VHDL课程设计之抢答器/ProjectOutputs/Default - All Constraints/qiangdaall.edf
VHDL课程设计之抢答器/ProjectOutputs/Default - All Constraints/qiangdaall.FlwCmp
VHDL课程设计之抢答器/ProjectOutputs/Default - All Constraints/qiangdaall.mof
VHDL课程设计之抢答器/ProjectOutputs/Default - All Constraints/qiangdaall.mpf
VHDL课程设计之抢答器/ProjectOutputs/Default - All Constraints/qiangdaall.ncd
VHDL课程设计之抢答器/ProjectOutputs/Default - All Constraints/qiangdaall.ngd
VHDL课程设计之抢答器/ProjectOutputs/Default - All Constraints/qiangdaall.npl
VHDL课程设计之抢答器/ProjectOutputs/Default - All Constraints/qiangdaall.pad
VHDL课程设计之抢答器/ProjectOutputs/Default - All Constraints/qiangdaall.par
VHDL课程设计之抢答器/ProjectOutputs/Default - All Constraints/qiangdaall.rbt
VHDL课程设计之抢答器/ProjectOutputs/Default - All Constraints/qiangdaall.twr
VHDL课程设计之抢答器/ProjectOutputs/Default - All Constraints/qiangdaall.ucf
VHDL课程设计之抢答器/ProjectOutputs/Default - All Constraints/qiangdaall.xpi
VHDL课程设计之抢答器/ProjectOutputs/Default - All Constraints/qiangdaall.~.bit
VHDL课程设计之抢答器/ProjectOutputs/Default - All Constraints/qiangdaall.~.ncd
VHDL课程设计之抢答器/ProjectOutputs/Default - All Constraints/qiangdaall.~.ngd
VHDL课程设计之抢答器/ProjectOutputs/Default - All Constraints/qiangdaall_BUILD.UCF
VHDL课程设计之抢答器/ProjectOutputs/Default - All Constraints/qiangdaall_cclk.bgn
VHDL课程设计之抢答器/ProjectOutputs/Default - All Constraints/qiangdaall_cclk.bit
VHDL课程设计之抢答器/ProjectOutputs/Default - All Constraints/qiangdaall_cclk.rbt
VHDL课程设计之抢答器/ProjectOutputs/Default - All Constraints/qiangdaall_cclk.~.bit
VHDL课程设计之抢答器/ProjectOutputs/Default - All Constraints/qiangdaall_CoreGen.txt
VHDL课程设计之抢答器/ProjectOutputs/Default - All Constraints/qiangdaall_map.mrp
VHDL课程设计之抢答器/ProjectOutputs/Default - All Constraints/qiangdaall_map.ncd
VHDL课程设计之抢答器/ProjectOutputs/Default - All Constraints/qiangdaall_map.ngm
VHDL课程设计之抢答器/ProjectOutputs/Default - All Constraints/qiangdaall_map.pcf
VHDL课程设计之抢答器/ProjectOutputs/Default - All Constraints/qiangdaall_map.~.ncd
VHDL课程设计之抢答器/ProjectOutputs/Default - All Constraints/qiangdaall_pad.csv
VHDL课程设计之抢答器/ProjectOutputs/Default - All Constraints/qiangdaall_pad.txt
VHDL课程设计之抢答器/ProjectOutputs/Default - All Constraints/qiangdaall_Synth.log
VHDL课程设计之抢答器/ProjectOutputs/Default - All Constraints/qiangdall.VHD
VHDL课程设计之抢答器/ProjectOutputs/Default - All Constraints/Status Report.Txt
VHDL课程设计之抢答器/ProjectOutputs/Default - All Constraints/_blf/
VHDL课程设计之抢答器/ProjectOutputs/Default - All Constraints/_blf/IOBUF8B_body.blf
VHDL课程设计之抢答器/ProjectOutputs/Default - All Constraints/_blf/IOBUF8B_header.b

相关说明

  • 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
  • 搜珍网是交换下载平台，只提供交流渠道，下载内容来自于网络，除下载问题外，其它问题请自行百度。更多...
  • 本站已设置防盗链，请勿用迅雷、QQ旋风等下载软件下载资源，下载后用WinRAR最新版进行解压.
  • 如果您发现内容无法下载，请稍后再次尝试；或换浏览器；或者到消费记录里找到下载记录反馈给我们.
  • 下载后发现下载的内容跟说明不相乎，请到消费记录里找到下载记录反馈给我们，经确认后退回积分.
  • 如下载前有疑问，可以通过点击"提供者"的名字，查看对方的联系方式，联系对方咨询.
查看所有评论

相关评论

暂无评论内容．

发表评论

*快速评论： 推荐 一般 有密码 和说明不符 不是源码或资料 文件不全 不能解压 纯粹是垃圾
*内　　容：
*验 证 码：
搜珍网 www.dssz.com