文件名称:aa
-
所属分类：
- 标签属性：
- 上传时间：2015-11-08
-
文件大小：12.68kb
-
已下载：0次
-
提 供 者：
-
相关连接：无下载说明：别用迅雷下载，失败请重下，重下不扣分！
介绍说明－－下载内容来自于网络，使用问题请自行百度
Verilog实现运算器ALU的编程，加减（16位）乘除（16*16，32/16）-Verilog to achieve calculator ALU programming, and (16) and (16*16, 32/16)
(系统自动生成,下载前可以参看下载内容)
下载文件列表
adder_1bit.v
adder_32bits.v
adder_8bits.v
ALU_ArithmeticShiftRight64.v
ALU_CyclicShiftLeft64.v
ALU_CyclicShiftRight64.v
ALU_LogicalShiftLeft64.v
ALU_LogicalShiftRight64.v
display.v
divide.v
float_mul.v
float_sub.v
led.v
multi.v
pbdebounce.v
timer_1ms.v
top.v
UCF.ucf
adder_32bits.v
adder_8bits.v
ALU_ArithmeticShiftRight64.v
ALU_CyclicShiftLeft64.v
ALU_CyclicShiftRight64.v
ALU_LogicalShiftLeft64.v
ALU_LogicalShiftRight64.v
display.v
divide.v
float_mul.v
float_sub.v
led.v
multi.v
pbdebounce.v
timer_1ms.v
top.v
UCF.ucf
本网站为编程资源及源代码搜集、介绍的搜索网站，版权归原作者所有！ 粤ICP备11031372号
1999-2046 搜珍网 All Rights Reserved.