文件名称:verilog_shili
介绍说明--下载内容来自于网络,使用问题请自行百度
计数器
锁存器
12位寄存器
带load,clr等功能的寄存器
双向脚(clocked bidirectional pin)
一个简单的状态机
一个同步状态机
用状态机设计的交通灯控制器
数据接口
一个简单的UART
测试向量(Test Bench)举例:
加法器源程序 相应加法器的测试向量test bench)
锁存器
12位寄存器
带load,clr等功能的寄存器
双向脚(clocked bidirectional pin)
一个简单的状态机
一个同步状态机
用状态机设计的交通灯控制器
数据接口
一个简单的UART
测试向量(Test Bench)举例:
加法器源程序 相应加法器的测试向量test bench)
(系统自动生成,下载前可以参看下载内容)
下载文件列表
verilog实例/Verilog HDL 实例说明.doc
verilog实例/一个同步状态机.txt
verilog实例/带load,clr等功能的寄存器.v
verilog实例/计数器.v
verilog实例/双向脚(clocked bidirectional pin).txt
verilog实例/锁存器.v
verilog实例/相应加法器的测试向量(test bench).v
verilog实例/一个简单的UART.v
verilog实例/一个简单的状态机.v
verilog实例/12位寄存器.v
verilog实例/用状态机设计的交通灯控制器.v
verilog实例/元件例化与层次设计.txt
verilog实例/transcript
verilog实例
www.dssz.com.txt
verilog实例/一个同步状态机.txt
verilog实例/带load,clr等功能的寄存器.v
verilog实例/计数器.v
verilog实例/双向脚(clocked bidirectional pin).txt
verilog实例/锁存器.v
verilog实例/相应加法器的测试向量(test bench).v
verilog实例/一个简单的UART.v
verilog实例/一个简单的状态机.v
verilog实例/12位寄存器.v
verilog实例/用状态机设计的交通灯控制器.v
verilog实例/元件例化与层次设计.txt
verilog实例/transcript
verilog实例
www.dssz.com.txt
本网站为编程资源及源代码搜集、介绍的搜索网站,版权归原作者所有! 粤ICP备11031372号
1999-2046 搜珍网 All Rights Reserved.