文件名称:verilog
-
所属分类:
- 标签属性:
- 上传时间:2016-02-28
-
文件大小:11.37kb
-
已下载:0次
-
提 供 者:
-
相关连接:无下载说明:别用迅雷下载,失败请重下,重下不扣分!
介绍说明--下载内容来自于网络,使用问题请自行百度
用verilog设计的寄存器,储存器,锁存器,译码器以及在其中用到的八位串联并联间的相互转换。-Verilog design registers, memory, lock latch decoder and the use of eight series parallel conversion
(系统自动生成,下载前可以参看下载内容)
下载文件列表
寄存器.docx
本网站为编程资源及源代码搜集、介绍的搜索网站,版权归原作者所有! 粤ICP备11031372号
1999-2046 搜珍网 All Rights Reserved.