CDN加速镜像 | 设为首页 | 加入收藏夹
登陆 | 会员注册
当前位置： 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程
收藏

文件名称:CRC

  • 所属分类：
    VHDL-FPGA-Verilog
  • 标签属性：
    [VHDL] [源码]
  • 上传时间：
    2016-05-24
  • 文件大小：
    4.06mb
  • 已下载：
    0次
  • 提 供 者：
    W***
  • 相关连接：
    无
  • 下载说明：
    别用迅雷下载，失败请重下，重下不扣分！
修正介绍说明

介绍说明－－下载内容来自于网络，使用问题请自行百度

CRC校验码，实现了求得3bit信息序列的CRC校验码，生成多项式取g(x)=X^3+X+1,对应的生成序列为1011.-CRC is to achieve the sequence information obtained 3bit the CRC generator polynomials take g (x) = X ^ 3+ X+ 1, corresponding to generate a sequence of 1011.
(系统自动生成,下载前可以参看下载内容)

下载文件列表

CRC/
CRC/CRC.qpf
CRC/CRC.qsf
CRC/CRC.qws
CRC/CRC.v
CRC/CRC.v.bak
CRC/CRC_inst.v
CRC/CRC_nativelink_simulation.rpt
CRC/db/
CRC/db/.cmp.kpt
CRC/db/CRC.(0).cnf.cdb
CRC/db/CRC.(0).cnf.hdb
CRC/db/CRC.asm.qmsg
CRC/db/CRC.asm.rdb
CRC/db/CRC.asm_labs.ddb
CRC/db/CRC.cbx.xml
CRC/db/CRC.cmp.bpm
CRC/db/CRC.cmp.cdb
CRC/db/CRC.cmp.hdb
CRC/db/CRC.cmp.idb
CRC/db/CRC.cmp.logdb
CRC/db/CRC.cmp.rdb
CRC/db/CRC.cmp_merge.kpt
CRC/db/CRC.cycloneive_io_sim_cache.45um_ff_1200mv_n40c_fast.hsd
CRC/db/CRC.cycloneive_io_sim_cache.45um_ii_1200mv_100c_slow.hsd
CRC/db/CRC.cycloneive_io_sim_cache.45um_ii_1200mv_85c_slow.hsd
CRC/db/CRC.cycloneive_io_sim_cache.45um_ii_1200mv_n40c_slow.hsd
CRC/db/CRC.db_info
CRC/db/CRC.eda.qmsg
CRC/db/CRC.fit.qmsg
CRC/db/CRC.hier_info
CRC/db/CRC.hif
CRC/db/CRC.logic_util_heuristic.dat
CRC/db/CRC.lpc.html
CRC/db/CRC.lpc.rdb
CRC/db/CRC.lpc.txt
CRC/db/CRC.map.ammdb
CRC/db/CRC.map.bpm
CRC/db/CRC.map.cdb
CRC/db/CRC.map.hdb
CRC/db/CRC.map.kpt
CRC/db/CRC.map.logdb
CRC/db/CRC.map.qmsg
CRC/db/CRC.map.rdb
CRC/db/CRC.map_bb.cdb
CRC/db/CRC.map_bb.hdb
CRC/db/CRC.map_bb.logdb
CRC/db/CRC.pre_map.hdb
CRC/db/CRC.pti_db_list.ddb
CRC/db/CRC.root_partition.map.reg_db.cdb
CRC/db/CRC.routing.rdb
CRC/db/CRC.rtlv.hdb
CRC/db/CRC.rtlv_sg.cdb
CRC/db/CRC.rtlv_sg_swap.cdb
CRC/db/CRC.sld_design_entry.sci
CRC/db/CRC.sld_design_entry_dsc.sci
CRC/db/CRC.smart_action.txt
CRC/db/CRC.sta.qmsg
CRC/db/CRC.sta.rdb
CRC/db/CRC.sta_cmp.7_slow_1200mv_100c.tdb
CRC/db/CRC.tiscmp.fastest_slow_1200mv_85c.ddb
CRC/db/CRC.tiscmp.fastest_slow_1200mv_n40c.ddb
CRC/db/CRC.tiscmp.fast_1200mv_n40c.ddb
CRC/db/CRC.tiscmp.slow_1200mv_100c.ddb
CRC/db/CRC.tiscmp.slow_1200mv_n40c.ddb
CRC/db/CRC.tis_db_list.ddb
CRC/db/CRC.vpr.ammdb
CRC/db/prev_cmp_CRC.qmsg
CRC/incremental_db/
CRC/incremental_db/compiled_partitions/
CRC/incremental_db/compiled_partitions/CRC.db_info
CRC/incremental_db/compiled_partitions/CRC.root_partition.cmp.ammdb
CRC/incremental_db/compiled_partitions/CRC.root_partition.cmp.cdb
CRC/incremental_db/compiled_partitions/CRC.root_partition.cmp.dfp
CRC/incremental_db/compiled_partitions/CRC.root_partition.cmp.hdb
CRC/incremental_db/compiled_partitions/CRC.root_partition.cmp.logdb
CRC/incremental_db/compiled_partitions/CRC.root_partition.cmp.rcfdb
CRC/incremental_db/compiled_partitions/CRC.root_partition.map.cdb
CRC/incremental_db/compiled_partitions/CRC.root_partition.map.dpi
CRC/incremental_db/compiled_partitions/CRC.root_partition.map.hbdb.cdb
CRC/incremental_db/compiled_partitions/CRC.root_partition.map.hbdb.hb_info
CRC/incremental_db/compiled_partitions/CRC.root_partition.map.hbdb.hdb
CRC/incremental_db/compiled_partitions/CRC.root_partition.map.hbdb.sig
CRC/incremental_db/compiled_partitions/CRC.root_partition.map.hdb
CRC/incremental_db/compiled_partitions/CRC.root_partition.map.kpt
CRC/incremental_db/compiled_partitions/CRC.rrp.hdb
CRC/incremental_db/README
CRC/output_files/
CRC/output_files/CRC.asm.rpt
CRC/output_files/CRC.done
CRC/output_files/CRC.eda.rpt
CRC/output_files/CRC.fit.rpt
CRC/output_files/CRC.fit.smsg
CRC/output_files/CRC.fit.summary
CRC/output_files/CRC.flow.rpt
CRC/output_files/CRC.jdi
CRC/output_files/CRC.map.rpt
CRC/output_files/CRC.map.summary
CRC/output_files/CRC.pin
CRC/output_files/CRC.sld
CRC/output_files/CRC.sof
CRC/output_files/CRC.sta.rpt
CRC/output_files/CRC.sta.summary
CRC/simulation/
CRC/simulation/modelsim/
CRC/simulation/modelsim/CRC.sft
CRC/simulation/modelsim/CRC.vho
CRC/simulation/modelsim/CRC.vht
CRC/simulation/modelsim/CRC.vo
CRC/simulation/modelsim/CRC.vt
CRC/simulation/modelsim/CRC.vt.bak
CRC/simulation/modelsim/CRC_7_1200mv_-40c_slow.vho
CRC/simulation/modelsim/CRC_7_1200mv_-40c_slow.vo
CRC/simulation/modelsim/CRC_7_1200mv_-40c_vhd_slow.sdo
CRC/simulation/modelsim/CRC_7_1200mv_-40c_v_slow.sdo
CRC/simulation/modelsim/CRC_7_1200mv_100c_slow.vho
CRC/simulation/modelsim/CRC_7_1200mv_100c_slow.vo
CRC/simulation/modelsim/CRC_7_1200mv_100c_vhd_slow.sdo
CRC/simulation/modelsim/CRC_7_1200mv_100c_v_slow.sdo
CRC/simulation/modelsim/CRC_min_1200mv_-40c_fast.vho
CRC/simulation/modelsim/CRC_min_1200mv_-40c_fast.vo
CRC/simulation/modelsim/CRC_min_1200mv_-40c_vhd_fast.sdo
CRC/simulation/modelsim/CRC_min_1200mv_-40c_v_fast.sdo
CRC/simulation/modelsim/CRC_modelsim.xrf
CRC/simulation/modelsim/CRC_run_msim_rtl_verilog.do
CRC/simulation/modelsim/CRC_run_msim_rtl_verilog.do.bak
CRC/simulation/modelsim/CRC_run_msim_rtl_verilog.do.bak1
CRC/simulation/modelsim/CRC_run_msim_rtl_verilog.do.bak2
CRC/simulation/modelsim/CRC_run_msim_rtl_verilog.do.bak3
CRC/simulation/modelsim/CRC_run_msim_rtl_verilog.do.bak4
CRC/simulation/modelsim/CRC_run_msim_rtl_verilog.do.bak5
CRC/simulation/modelsim/CRC_run_msim_rtl_verilog.do.bak6
CRC/simulation/modelsim/CRC_v.sdo
CRC/simulation/modelsim/CRC_vhd.sdo
CRC/simulation/modelsim/modelsim.ini
CRC/simulation/modelsim/msim_transcript
CRC/simulation/modelsim/rtl_work/
CRC/simulation/modelsim/rtl_work/_info
CRC/simulation/modelsim/rtl_work/_lib.qdb
CRC/simulation/modelsim/rtl_work/_lib1_0.qdb
CRC/simulation/modelsim/rtl_work/_lib1_0.qpg
CRC/simulation/modelsim/rtl_work/_lib1_0.qtl
CRC/simulation/modelsim/rtl_work/_vmake
CRC/simulati

相关说明

  • 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
  • 搜珍网是交换下载平台，只提供交流渠道，下载内容来自于网络，除下载问题外，其它问题请自行百度。更多...
  • 本站已设置防盗链，请勿用迅雷、QQ旋风等下载软件下载资源，下载后用WinRAR最新版进行解压.
  • 如果您发现内容无法下载，请稍后再次尝试；或换浏览器；或者到消费记录里找到下载记录反馈给我们.
  • 下载后发现下载的内容跟说明不相乎，请到消费记录里找到下载记录反馈给我们，经确认后退回积分.
  • 如下载前有疑问，可以通过点击"提供者"的名字，查看对方的联系方式，联系对方咨询.
查看所有评论

相关评论

暂无评论内容．

发表评论

*快速评论： 推荐 一般 有密码 和说明不符 不是源码或资料 文件不全 不能解压 纯粹是垃圾
*内　　容：
*验 证 码：
搜珍网 www.dssz.com