文件名称:uart_tx
-
所属分类:
- 标签属性:
- 上传时间:2017-05-17
-
文件大小:173.8kb
-
已下载:0次
-
提 供 者:
-
相关连接:无下载说明:别用迅雷下载,失败请重下,重下不扣分!
介绍说明--下载内容来自于网络,使用问题请自行百度
基于FPGA的串口发送模块设计及仿真,可移植代码-Design and Simulation of serial port sending module based on FPGA,portable code
(系统自动生成,下载前可以参看下载内容)
下载文件列表
uart_tx/
uart_tx/doc/
uart_tx/img/
uart_tx/prj/
uart_tx/prj/db/
uart_tx/prj/db/logic_util_heursitic.dat
uart_tx/prj/db/prev_cmp_uart_byte_tx.qmsg
uart_tx/prj/db/uart_byte_tx.(0).cnf.cdb
uart_tx/prj/db/uart_byte_tx.(0).cnf.hdb
uart_tx/prj/db/uart_byte_tx.cbx.xml
uart_tx/prj/db/uart_byte_tx.cmp.rdb
uart_tx/prj/db/uart_byte_tx.cmp_merge.kpt
uart_tx/prj/db/uart_byte_tx.db_info
uart_tx/prj/db/uart_byte_tx.hier_info
uart_tx/prj/db/uart_byte_tx.hif
uart_tx/prj/db/uart_byte_tx.ipinfo
uart_tx/prj/db/uart_byte_tx.lpc.html
uart_tx/prj/db/uart_byte_tx.lpc.rdb
uart_tx/prj/db/uart_byte_tx.lpc.txt
uart_tx/prj/db/uart_byte_tx.map.ammdb
uart_tx/prj/db/uart_byte_tx.map.bpm
uart_tx/prj/db/uart_byte_tx.map.cdb
uart_tx/prj/db/uart_byte_tx.map.hdb
uart_tx/prj/db/uart_byte_tx.map.kpt
uart_tx/prj/db/uart_byte_tx.map.logdb
uart_tx/prj/db/uart_byte_tx.map.qmsg
uart_tx/prj/db/uart_byte_tx.map.rdb
uart_tx/prj/db/uart_byte_tx.map_bb.cdb
uart_tx/prj/db/uart_byte_tx.map_bb.hdb
uart_tx/prj/db/uart_byte_tx.map_bb.logdb
uart_tx/prj/db/uart_byte_tx.pre_map.hdb
uart_tx/prj/db/uart_byte_tx.pti_db_list.ddb
uart_tx/prj/db/uart_byte_tx.root_partition.map.reg_db.cdb
uart_tx/prj/db/uart_byte_tx.rtlv.hdb
uart_tx/prj/db/uart_byte_tx.rtlv_sg.cdb
uart_tx/prj/db/uart_byte_tx.rtlv_sg_swap.cdb
uart_tx/prj/db/uart_byte_tx.sgdiff.cdb
uart_tx/prj/db/uart_byte_tx.sgdiff.hdb
uart_tx/prj/db/uart_byte_tx.sld_design_entry.sci
uart_tx/prj/db/uart_byte_tx.sld_design_entry_dsc.sci
uart_tx/prj/db/uart_byte_tx.smart_action.txt
uart_tx/prj/db/uart_byte_tx.syn_hier_info
uart_tx/prj/db/uart_byte_tx.tis_db_list.ddb
uart_tx/prj/db/uart_byte_tx.tmw_info
uart_tx/prj/incremental_db/
uart_tx/prj/incremental_db/README
uart_tx/prj/incremental_db/compiled_partitions/
uart_tx/prj/incremental_db/compiled_partitions/uart_byte_tx.db_info
uart_tx/prj/incremental_db/compiled_partitions/uart_byte_tx.root_partition.map.cdb
uart_tx/prj/incremental_db/compiled_partitions/uart_byte_tx.root_partition.map.dpi
uart_tx/prj/incremental_db/compiled_partitions/uart_byte_tx.root_partition.map.hbdb.cdb
uart_tx/prj/incremental_db/compiled_partitions/uart_byte_tx.root_partition.map.hbdb.hb_info
uart_tx/prj/incremental_db/compiled_partitions/uart_byte_tx.root_partition.map.hbdb.hdb
uart_tx/prj/incremental_db/compiled_partitions/uart_byte_tx.root_partition.map.hbdb.sig
uart_tx/prj/incremental_db/compiled_partitions/uart_byte_tx.root_partition.map.hdb
uart_tx/prj/incremental_db/compiled_partitions/uart_byte_tx.root_partition.map.kpt
uart_tx/prj/ip/
uart_tx/prj/output_files/
uart_tx/prj/output_files/uart_byte_tx.done
uart_tx/prj/output_files/uart_byte_tx.flow.rpt
uart_tx/prj/output_files/uart_byte_tx.map.rpt
uart_tx/prj/output_files/uart_byte_tx.map.summary
uart_tx/prj/simulation/
uart_tx/prj/simulation/modelsim/
uart_tx/prj/simulation/modelsim/modelsim.ini
uart_tx/prj/simulation/modelsim/msim_transcript
uart_tx/prj/simulation/modelsim/rtl_work/
uart_tx/prj/simulation/modelsim/rtl_work/_info
uart_tx/prj/simulation/modelsim/rtl_work/_lib.qdb
uart_tx/prj/simulation/modelsim/rtl_work/_lib1_0.qdb
uart_tx/prj/simulation/modelsim/rtl_work/_lib1_0.qpg
uart_tx/prj/simulation/modelsim/rtl_work/_lib1_0.qtl
uart_tx/prj/simulation/modelsim/rtl_work/_vmake
uart_tx/prj/simulation/modelsim/uart_byte_tx_run_msim_rtl_verilog.do
uart_tx/prj/simulation/modelsim/vsim.wlf
uart_tx/prj/uart_byte_tx.qpf
uart_tx/prj/uart_byte_tx.qsf
uart_tx/prj/uart_byte_tx.qws
uart_tx/prj/uart_byte_tx_nativelink_simulation.rpt
uart_tx/rtl/
uart_tx/rtl/uart_byte_tx.v
uart_tx/rtl/uart_byte_tx.v.bak
uart_tx/testbench/
uart_tx/testbench/uart_byte_tx_tb.v
uart_tx/testbench/uart_byte_tx_tb.v.bak
uart_tx/doc/
uart_tx/img/
uart_tx/prj/
uart_tx/prj/db/
uart_tx/prj/db/logic_util_heursitic.dat
uart_tx/prj/db/prev_cmp_uart_byte_tx.qmsg
uart_tx/prj/db/uart_byte_tx.(0).cnf.cdb
uart_tx/prj/db/uart_byte_tx.(0).cnf.hdb
uart_tx/prj/db/uart_byte_tx.cbx.xml
uart_tx/prj/db/uart_byte_tx.cmp.rdb
uart_tx/prj/db/uart_byte_tx.cmp_merge.kpt
uart_tx/prj/db/uart_byte_tx.db_info
uart_tx/prj/db/uart_byte_tx.hier_info
uart_tx/prj/db/uart_byte_tx.hif
uart_tx/prj/db/uart_byte_tx.ipinfo
uart_tx/prj/db/uart_byte_tx.lpc.html
uart_tx/prj/db/uart_byte_tx.lpc.rdb
uart_tx/prj/db/uart_byte_tx.lpc.txt
uart_tx/prj/db/uart_byte_tx.map.ammdb
uart_tx/prj/db/uart_byte_tx.map.bpm
uart_tx/prj/db/uart_byte_tx.map.cdb
uart_tx/prj/db/uart_byte_tx.map.hdb
uart_tx/prj/db/uart_byte_tx.map.kpt
uart_tx/prj/db/uart_byte_tx.map.logdb
uart_tx/prj/db/uart_byte_tx.map.qmsg
uart_tx/prj/db/uart_byte_tx.map.rdb
uart_tx/prj/db/uart_byte_tx.map_bb.cdb
uart_tx/prj/db/uart_byte_tx.map_bb.hdb
uart_tx/prj/db/uart_byte_tx.map_bb.logdb
uart_tx/prj/db/uart_byte_tx.pre_map.hdb
uart_tx/prj/db/uart_byte_tx.pti_db_list.ddb
uart_tx/prj/db/uart_byte_tx.root_partition.map.reg_db.cdb
uart_tx/prj/db/uart_byte_tx.rtlv.hdb
uart_tx/prj/db/uart_byte_tx.rtlv_sg.cdb
uart_tx/prj/db/uart_byte_tx.rtlv_sg_swap.cdb
uart_tx/prj/db/uart_byte_tx.sgdiff.cdb
uart_tx/prj/db/uart_byte_tx.sgdiff.hdb
uart_tx/prj/db/uart_byte_tx.sld_design_entry.sci
uart_tx/prj/db/uart_byte_tx.sld_design_entry_dsc.sci
uart_tx/prj/db/uart_byte_tx.smart_action.txt
uart_tx/prj/db/uart_byte_tx.syn_hier_info
uart_tx/prj/db/uart_byte_tx.tis_db_list.ddb
uart_tx/prj/db/uart_byte_tx.tmw_info
uart_tx/prj/incremental_db/
uart_tx/prj/incremental_db/README
uart_tx/prj/incremental_db/compiled_partitions/
uart_tx/prj/incremental_db/compiled_partitions/uart_byte_tx.db_info
uart_tx/prj/incremental_db/compiled_partitions/uart_byte_tx.root_partition.map.cdb
uart_tx/prj/incremental_db/compiled_partitions/uart_byte_tx.root_partition.map.dpi
uart_tx/prj/incremental_db/compiled_partitions/uart_byte_tx.root_partition.map.hbdb.cdb
uart_tx/prj/incremental_db/compiled_partitions/uart_byte_tx.root_partition.map.hbdb.hb_info
uart_tx/prj/incremental_db/compiled_partitions/uart_byte_tx.root_partition.map.hbdb.hdb
uart_tx/prj/incremental_db/compiled_partitions/uart_byte_tx.root_partition.map.hbdb.sig
uart_tx/prj/incremental_db/compiled_partitions/uart_byte_tx.root_partition.map.hdb
uart_tx/prj/incremental_db/compiled_partitions/uart_byte_tx.root_partition.map.kpt
uart_tx/prj/ip/
uart_tx/prj/output_files/
uart_tx/prj/output_files/uart_byte_tx.done
uart_tx/prj/output_files/uart_byte_tx.flow.rpt
uart_tx/prj/output_files/uart_byte_tx.map.rpt
uart_tx/prj/output_files/uart_byte_tx.map.summary
uart_tx/prj/simulation/
uart_tx/prj/simulation/modelsim/
uart_tx/prj/simulation/modelsim/modelsim.ini
uart_tx/prj/simulation/modelsim/msim_transcript
uart_tx/prj/simulation/modelsim/rtl_work/
uart_tx/prj/simulation/modelsim/rtl_work/_info
uart_tx/prj/simulation/modelsim/rtl_work/_lib.qdb
uart_tx/prj/simulation/modelsim/rtl_work/_lib1_0.qdb
uart_tx/prj/simulation/modelsim/rtl_work/_lib1_0.qpg
uart_tx/prj/simulation/modelsim/rtl_work/_lib1_0.qtl
uart_tx/prj/simulation/modelsim/rtl_work/_vmake
uart_tx/prj/simulation/modelsim/uart_byte_tx_run_msim_rtl_verilog.do
uart_tx/prj/simulation/modelsim/vsim.wlf
uart_tx/prj/uart_byte_tx.qpf
uart_tx/prj/uart_byte_tx.qsf
uart_tx/prj/uart_byte_tx.qws
uart_tx/prj/uart_byte_tx_nativelink_simulation.rpt
uart_tx/rtl/
uart_tx/rtl/uart_byte_tx.v
uart_tx/rtl/uart_byte_tx.v.bak
uart_tx/testbench/
uart_tx/testbench/uart_byte_tx_tb.v
uart_tx/testbench/uart_byte_tx_tb.v.bak
本网站为编程资源及源代码搜集、介绍的搜索网站,版权归原作者所有! 粤ICP备11031372号
1999-2046 搜珍网 All Rights Reserved.