CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程

文件名称:user_first_fpga_20170620

  • 所属分类:
  • 标签属性:
  • 上传时间:
    2017-07-22
  • 文件大小:
    7.44mb
  • 已下载:
    0次
  • 提 供 者:
  • 相关连接:
  • 下载说明:
    别用迅雷下载,失败请重下,重下不扣分!

介绍说明--下载内容来自于网络,使用问题请自行百度

程序可实验开发板上LED循环点亮,且可通过按键控制流动速度,用到了PLL IP 和 计数器模块。(Program with LED flashing circuit uses PLL IP and counter. And extinction rate is controled by key.)
(系统自动生成,下载前可以参看下载内容)

下载文件列表

c5_pin_model_dump.txt
Chain1.cdf
cio_dump_disallowed_lists.echo
counter_bus_mux.bsf
counter_bus_mux.qip
counter_bus_mux.v
counter_bus_mux_bb.v
db
db\.cmp.kpt
db\logic_util_heursitic.dat
db\mux_omc.tdf
db\mux_sjc.tdf
db\prev_cmp_user_first_fpga.qmsg
db\user_first_fpga.asm.qmsg
db\user_first_fpga.asm.rdb
db\user_first_fpga.cmp.bpm
db\user_first_fpga.cmp.cdb
db\user_first_fpga.cmp.hdb
db\user_first_fpga.cmp.idb
db\user_first_fpga.cmp.logdb
db\user_first_fpga.cmp.rdb
db\user_first_fpga.cmp_merge.kpt
db\user_first_fpga.cyclonev_io_sim_cache.ff_0c_fast.hsd
db\user_first_fpga.cyclonev_io_sim_cache.ff_85c_fast.hsd
db\user_first_fpga.cyclonev_io_sim_cache.tt_0c_slow.hsd
db\user_first_fpga.cyclonev_io_sim_cache.tt_85c_slow.hsd
db\user_first_fpga.db_info
db\user_first_fpga.eda.qmsg
db\user_first_fpga.fit.qmsg
db\user_first_fpga.hier_info
db\user_first_fpga.hif
db\user_first_fpga.logic_util_heuristic.dat
db\user_first_fpga.lpc.html
db\user_first_fpga.lpc.rdb
db\user_first_fpga.lpc.txt
db\user_first_fpga.map.ammdb
db\user_first_fpga.map.bpm
db\user_first_fpga.map.cdb
db\user_first_fpga.map.hdb
db\user_first_fpga.map.kpt
db\user_first_fpga.map.logdb
db\user_first_fpga.map.qmsg
db\user_first_fpga.map.rdb
db\user_first_fpga.map_bb.cdb
db\user_first_fpga.map_bb.hdb
db\user_first_fpga.map_bb.logdb
db\user_first_fpga.pplq.rdb
db\user_first_fpga.pre_map.hdb
db\user_first_fpga.pti_db_list.ddb
db\user_first_fpga.root_partition.map.reg_db.cdb
db\user_first_fpga.routing.rdb
db\user_first_fpga.rtlv.hdb
db\user_first_fpga.rtlv_sg.cdb
db\user_first_fpga.rtlv_sg_swap.cdb
db\user_first_fpga.sld_design_entry.sci
db\user_first_fpga.sld_design_entry_dsc.sci
db\user_first_fpga.smart_action.txt
db\user_first_fpga.sta.qmsg
db\user_first_fpga.sta.rdb
db\user_first_fpga.sta_cmp.6_slow_1100mv_85c.tdb
db\user_first_fpga.tis_db_list.ddb
db\user_first_fpga.tiscmp.fast_1100mv_0c.ddb
db\user_first_fpga.tiscmp.fast_1100mv_85c.ddb
db\user_first_fpga.tiscmp.slow_1100mv_0c.ddb
db\user_first_fpga.tiscmp.slow_1100mv_85c.ddb
db\user_first_fpga.tmw_info
db\user_first_fpga.vpr.ammdb
greybox_tmp
greybox_tmp\cbx_args.txt
greybox_tmp\greybox_tmp
incremental_db
incremental_db\compiled_partitions
incremental_db\compiled_partitions\user_first_fpga.db_info
incremental_db\compiled_partitions\user_first_fpga.root_partition.cmp.ammdb
incremental_db\compiled_partitions\user_first_fpga.root_partition.cmp.cdb
incremental_db\compiled_partitions\user_first_fpga.root_partition.cmp.dfp
incremental_db\compiled_partitions\user_first_fpga.root_partition.cmp.hbdb.cdb
incremental_db\compiled_partitions\user_first_fpga.root_partition.cmp.hbdb.hdb
incremental_db\compiled_partitions\user_first_fpga.root_partition.cmp.hbdb.sig
incremental_db\compiled_partitions\user_first_fpga.root_partition.cmp.hdb
incremental_db\compiled_partitions\user_first_fpga.root_partition.cmp.kpt
incremental_db\compiled_partitions\user_first_fpga.root_partition.cmp.logdb
incremental_db\compiled_partitions\user_first_fpga.root_partition.cmp.rcfdb
incremental_db\compiled_partitions\user_first_fpga.root_partition.map.cdb
incremental_db\compiled_partitions\user_first_fpga.root_partition.map.dpi
incremental_db\compiled_partitions\user_first_fpga.root_partition.map.hbdb.cdb
incremental_db\compiled_partitions\user_first_fpga.root_partition.map.hbdb.hb_info
incremental_db\compiled_partitions\user_first_fpga.root_partition.map.hbdb.hdb
incremental_db\compiled_partitions\user_first_fpga.root_partition.map.hbdb.sig
incremental_db\compiled_partitions\user_first_fpga.root_partition.map.hdb
incremental_db\compiled_partitions\user_first_fpga.root_partition.map.kpt
incremental_db\compiled_partitions\user_first_fpga.rrp.hdb
incremental_db\compiled_partitions\user_first_fpga.rrs.cdb
incremental_db\README
output_files
output_files\Chain1.cdf
output_files\user_first_fpga.asm.rpt
output_files\user_first_fpga.done
output_files\user_first_fpga.eda.rpt
output_files\user_first_fpga.fit.rpt

相关说明

  • 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
  • 搜珍网是交换下载平台,只提供交流渠道,下载内容来自于网络,除下载问题外,其它问题请自行百度。更多...
  • 本站已设置防盗链,请勿用迅雷、QQ旋风等下载软件下载资源,下载后用WinRAR最新版进行解压.
  • 如果您发现内容无法下载,请稍后再次尝试;或换浏览器;或者到消费记录里找到下载记录反馈给我们.
  • 下载后发现下载的内容跟说明不相乎,请到消费记录里找到下载记录反馈给我们,经确认后退回积分.
  • 如下载前有疑问,可以通过点击"提供者"的名字,查看对方的联系方式,联系对方咨询.

相关评论

暂无评论内容.

发表评论

*快速评论: 推荐 一般 有密码 和说明不符 不是源码或资料 文件不全 不能解压 纯粹是垃圾
*内  容:
*验 证 码:
搜珍网 www.dssz.com