CDN加速镜像 | 设为首页 | 加入收藏夹
登陆 | 会员注册
当前位置： 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程
收藏

文件名称:uart

  • 所属分类：
    VHDL/FPGA/Verilog
  • 标签属性：
    [PDF]
  • 上传时间：
    2017-08-09
  • 文件大小：
    3.82mb
  • 已下载：
    0次
  • 提 供 者：
    巴*****
  • 相关连接：
    无
  • 下载说明：
    别用迅雷下载，失败请重下，重下不扣分！
修正介绍说明

介绍说明－－下载内容来自于网络，使用问题请自行百度

基于verilog的fpga串口通信,rx,tx.两根线(Basend on verilog fpga uart tong xin)
相关搜索： fpga UART

(系统自动生成,下载前可以参看下载内容)

下载文件列表

UART.pdf
Verilog HDL/
Verilog HDL/bps_rx.v
Verilog HDL/bps_rx.v.bak
Verilog HDL/db/
Verilog HDL/db/logic_util_heursitic.dat
Verilog HDL/db/PLL_CLK_altpll.v
Verilog HDL/db/prev_cmp_uart.qmsg
Verilog HDL/db/uart.(0).cnf.cdb
Verilog HDL/db/uart.(0).cnf.hdb
Verilog HDL/db/uart.(1).cnf.cdb
Verilog HDL/db/uart.(1).cnf.hdb
Verilog HDL/db/uart.(2).cnf.cdb
Verilog HDL/db/uart.(2).cnf.hdb
Verilog HDL/db/uart.(3).cnf.cdb
Verilog HDL/db/uart.(3).cnf.hdb
Verilog HDL/db/uart.(4).cnf.cdb
Verilog HDL/db/uart.(4).cnf.hdb
Verilog HDL/db/uart.(5).cnf.cdb
Verilog HDL/db/uart.(5).cnf.hdb
Verilog HDL/db/uart.(6).cnf.cdb
Verilog HDL/db/uart.(6).cnf.hdb
Verilog HDL/db/uart.(7).cnf.cdb
Verilog HDL/db/uart.(7).cnf.hdb
Verilog HDL/db/uart.ace_cmp.bpm
Verilog HDL/db/uart.ace_cmp.cdb
Verilog HDL/db/uart.ace_cmp.hdb
Verilog HDL/db/uart.asm.qmsg
Verilog HDL/db/uart.asm.rdb
Verilog HDL/db/uart.asm_labs.ddb
Verilog HDL/db/uart.atom_map.rvd
Verilog HDL/db/uart.cbx.xml
Verilog HDL/db/uart.cmp.bpm
Verilog HDL/db/uart.cmp.cdb
Verilog HDL/db/uart.cmp.hdb
Verilog HDL/db/uart.cmp.idb
Verilog HDL/db/uart.cmp.kpt
Verilog HDL/db/uart.cmp.logdb
Verilog HDL/db/uart.cmp.rdb
Verilog HDL/db/uart.cmp_merge.kpt
Verilog HDL/db/uart.cycloneive_io_sim_cache.45um_ff_1200mv_0c_fast.hsd
Verilog HDL/db/uart.cycloneive_io_sim_cache.45um_ss_1200mv_0c_slow.hsd
Verilog HDL/db/uart.cycloneive_io_sim_cache.45um_ss_1200mv_85c_slow.hsd
Verilog HDL/db/uart.db_info
Verilog HDL/db/uart.eco.cdb
Verilog HDL/db/uart.eda.qmsg
Verilog HDL/db/uart.fit.qmsg
Verilog HDL/db/uart.hier_info
Verilog HDL/db/uart.hif
Verilog HDL/db/uart.ipinfo
Verilog HDL/db/uart.lpc.html
Verilog HDL/db/uart.lpc.rdb
Verilog HDL/db/uart.lpc.txt
Verilog HDL/db/uart.map.ammdb
Verilog HDL/db/uart.map.bpm
Verilog HDL/db/uart.map.cdb
Verilog HDL/db/uart.map.hdb
Verilog HDL/db/uart.map.kpt
Verilog HDL/db/uart.map.logdb
Verilog HDL/db/uart.map.qmsg
Verilog HDL/db/uart.map.rdb
Verilog HDL/db/uart.map_bb.cdb
Verilog HDL/db/uart.map_bb.hdb
Verilog HDL/db/uart.map_bb.logdb
Verilog HDL/db/uart.pplq.rdb
Verilog HDL/db/uart.pre_map.hdb
Verilog HDL/db/uart.pti_db_list.ddb
Verilog HDL/db/uart.qns
Verilog HDL/db/uart.root_partition.map.reg_db.cdb
Verilog HDL/db/uart.routing.rdb
Verilog HDL/db/uart.rpp.qmsg
Verilog HDL/db/uart.rtlv.hdb
Verilog HDL/db/uart.rtlv_sg.cdb
Verilog HDL/db/uart.rtlv_sg_swap.cdb
Verilog HDL/db/uart.sgate.rvd
Verilog HDL/db/uart.sgate_sm.rvd
Verilog HDL/db/uart.sgdiff.cdb
Verilog HDL/db/uart.sgdiff.hdb
Verilog HDL/db/uart.sld_design_entry.sci
Verilog HDL/db/uart.sld_design_entry_dsc.sci
Verilog HDL/db/uart.smart_action.txt
Verilog HDL/db/uart.sta.qmsg
Verilog HDL/db/uart.sta.rdb
Verilog HDL/db/uart.sta_cmp.8_slow_1200mv_85c.tdb
Verilog HDL/db/uart.syn_hier_info
Verilog HDL/db/uart.tis_db_list.ddb
Verilog HDL/db/uart.tiscmp.fast_1200mv_0c.ddb
Verilog HDL/db/uart.tiscmp.fastest_slow_1200mv_0c.ddb
Verilog HDL/db/uart.tiscmp.fastest_slow_1200mv_85c.ddb
Verilog HDL/db/uart.tiscmp.slow_1200mv_0c.ddb
Verilog HDL/db/uart.tiscmp.slow_1200mv_85c.ddb
Verilog HDL/db/uart.vpr.ammdb
Verilog HDL/greybox_tmp/
Verilog HDL/greybox_tmp/cbx_args.txt
Verilog HDL/incremental_db/
Verilog HDL/incremental_db/compiled_partitions/
Verilog HDL/incremental_db/compiled_partitions/uart.db_info
Verilog HDL/incremental_db/compiled_partitions/uart.root_partition.cmp.ammdb
Verilog HDL/incremental_db/compiled_partitions/uart.root_partition.cmp.cdb
Verilog HDL/incremental_db/compiled_partitions/uart.root_partition.cmp.dfp
Verilog HDL/incremental_db/compiled_partitions/uart.root_partition.cmp.hdb
Verilog HDL/incremental_db/compiled_partitions/uart.root_partition.cmp.kpt
Verilog HDL/incremental_db/compiled_partitions/uart.root_partition.cmp.logdb
Verilog HDL/incremental_db/compiled_partitions/uart.root_partition.cmp.rcfdb
Verilog HDL/incremental_db/compiled_partitions/uart.root_partition.map.cdb
Verilog HDL/incremental_db/compiled_partitions/uart.root_partition.map.dpi
Verilog HDL/incremental_db/compiled_partitions/uart.root_partition.map.hbdb.cdb
Verilog HDL/incremental_db/compiled_partitions/uart.root_partition.map.hbdb.hb_info
Verilog HDL/incremental_db/compiled_partitions/uart.root_partition.map.hbdb.hdb
Verilog HDL/incremental_db/compiled_partitions/uart.root_partition.map.hbdb.sig
Verilog HDL/incremental_db/compiled_partitions/uart.root_partition.map.hdb
Verilog HDL/incremental_db/compiled_partitions/uart.root_partition.map.kpt
Verilog HDL/incremental_db/README
Verilog HDL/PLL_CLK.ppf
Verilog HDL/PLL_CLK.qip
Verilog HDL/PLL_CLK.v
Verilog HDL/PLL_CLK_bb.v
Verilog HDL/PLLJ_PLLSPE_INFO.txt
Verilog HDL/rtl_work/
Verilog HDL/rtl_work/_info
Verilog HDL/rtl_work/_temp/
Verilog HDL/rtl_work/_vmake
Verilog HDL/rtl_work/bps_rx/
Verilog HDL/rtl_work/bps_rx/_primary.dat
Verilog HDL/rtl_work/bps_rx/_primary.dbs
Verilog HDL/rtl_work/bps_rx/_primary.vhd
Verilog HDL/rtl_work/bps_rx/verilog.prw
Verilog HDL/rtl_work/bps_rx/verilog.psm
Verilog HDL/rtl_work/bps_tx/
Verilog HDL/rtl_work/bps_tx/_primary.dat
Verilog HDL/rtl_work/bps_tx/_primary.dbs
Verilog HDL/rtl_work/bps_tx/_primary.vhd
Verilog HDL/rtl_work/bps_tx/verilog.prw
Verilog HDL/rtl_work/bps_tx/verilog.psm
Veri

相关说明

  • 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
  • 搜珍网是交换下载平台，只提供交流渠道，下载内容来自于网络，除下载问题外，其它问题请自行百度。更多...
  • 本站已设置防盗链，请勿用迅雷、QQ旋风等下载软件下载资源，下载后用WinRAR最新版进行解压.
  • 如果您发现内容无法下载，请稍后再次尝试；或换浏览器；或者到消费记录里找到下载记录反馈给我们.
  • 下载后发现下载的内容跟说明不相乎，请到消费记录里找到下载记录反馈给我们，经确认后退回积分.
  • 如下载前有疑问，可以通过点击"提供者"的名字，查看对方的联系方式，联系对方咨询.
查看所有评论

相关评论

暂无评论内容．

发表评论

*快速评论： 推荐 一般 有密码 和说明不符 不是源码或资料 文件不全 不能解压 纯粹是垃圾
*内　　容：
*验 证 码：
搜珍网 www.dssz.com