CDN加速镜像 | 设为首页 | 加入收藏夹
登陆 | 会员注册
当前位置： 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程
收藏

文件名称:VGA

  • 所属分类：
    VHDL/FPGA/Verilog
  • 标签属性：
    [VHDL] [源码]
  • 上传时间：
    2017-09-13
  • 文件大小：
    6.54mb
  • 已下载：
    0次
  • 提 供 者：
    乌有***
  • 相关连接：
    无
  • 下载说明：
    别用迅雷下载，失败请重下，重下不扣分！
修正介绍说明

介绍说明－－下载内容来自于网络，使用问题请自行百度

基于FPGA的VGA实验测试及各种代码，希望能对大家有帮助！(FPGA based VGA experimental testing and a variety of code, in the hope that we can help!)
相关搜索： vga fpga

(系统自动生成,下载前可以参看下载内容)

下载文件列表

VGA\15041741周涛EDA2.docx
VGA\2016下_实验2.docx
VGA\EDA_2.bmp
VGA\PICTURE.png
VGA\TASK_1\db\.cmp.kpt
VGA\TASK_1\db\logic_util_heursitic.dat
VGA\TASK_1\db\PLL_altpll.v
VGA\TASK_1\db\prev_cmp_TOP.qmsg
VGA\TASK_1\db\TOP.db_info
VGA\TASK_1\db\TOP.ipinfo
VGA\TASK_1\db\TOP.sld_design_entry.sci
VGA\TASK_1\greybox_tmp\cbx_args.txt
VGA\TASK_1\incremental_db\compiled_partitions\TOP.db_info
VGA\TASK_1\incremental_db\README
VGA\TASK_1\output_files\Chain4.cdf
VGA\TASK_1\output_files\Chain5.cdf
VGA\TASK_1\output_files\TOP.asm.rpt
VGA\TASK_1\output_files\TOP.cdf
VGA\TASK_1\output_files\TOP.done
VGA\TASK_1\output_files\TOP.eda.rpt
VGA\TASK_1\output_files\TOP.fit.rpt
VGA\TASK_1\output_files\TOP.fit.smsg
VGA\TASK_1\output_files\TOP.fit.summary
VGA\TASK_1\output_files\TOP.flow.rpt
VGA\TASK_1\output_files\TOP.jdi
VGA\TASK_1\output_files\TOP.map.rpt
VGA\TASK_1\output_files\TOP.map.summary
VGA\TASK_1\output_files\TOP.pin
VGA\TASK_1\output_files\TOP.sof
VGA\TASK_1\output_files\TOP.sta.rpt
VGA\TASK_1\output_files\TOP.sta.summary
VGA\TASK_1\PLL.ppf
VGA\TASK_1\PLL.qip
VGA\TASK_1\PLL.v
VGA\TASK_1\PLLJ_PLLSPE_INFO.txt
VGA\TASK_1\PLL_bb.v
VGA\TASK_1\simulation\modelsim\modelsim.ini
VGA\TASK_1\simulation\modelsim\msim_transcript
VGA\TASK_1\simulation\modelsim\rtl_work\@p@l@l\verilog.prw
VGA\TASK_1\simulation\modelsim\rtl_work\@p@l@l\verilog.psm
VGA\TASK_1\simulation\modelsim\rtl_work\@p@l@l\_primary.dat
VGA\TASK_1\simulation\modelsim\rtl_work\@p@l@l\_primary.dbs
VGA\TASK_1\simulation\modelsim\rtl_work\@p@l@l\_primary.vhd
VGA\TASK_1\simulation\modelsim\rtl_work\@p@l@l_altpll\verilog.prw
VGA\TASK_1\simulation\modelsim\rtl_work\@p@l@l_altpll\verilog.psm
VGA\TASK_1\simulation\modelsim\rtl_work\@p@l@l_altpll\_primary.dat
VGA\TASK_1\simulation\modelsim\rtl_work\@p@l@l_altpll\_primary.dbs
VGA\TASK_1\simulation\modelsim\rtl_work\@p@l@l_altpll\_primary.vhd
VGA\TASK_1\simulation\modelsim\rtl_work\@t@o@p\verilog.prw
VGA\TASK_1\simulation\modelsim\rtl_work\@t@o@p\verilog.psm
VGA\TASK_1\simulation\modelsim\rtl_work\@t@o@p\_primary.dat
VGA\TASK_1\simulation\modelsim\rtl_work\@t@o@p\_primary.dbs
VGA\TASK_1\simulation\modelsim\rtl_work\@t@o@p\_primary.vhd
VGA\TASK_1\simulation\modelsim\rtl_work\sync_module\verilog.prw
VGA\TASK_1\simulation\modelsim\rtl_work\sync_module\verilog.psm
VGA\TASK_1\simulation\modelsim\rtl_work\sync_module\_primary.dat
VGA\TASK_1\simulation\modelsim\rtl_work\sync_module\_primary.dbs
VGA\TASK_1\simulation\modelsim\rtl_work\sync_module\_primary.vhd
VGA\TASK_1\simulation\modelsim\rtl_work\vga_control_module\verilog.prw
VGA\TASK_1\simulation\modelsim\rtl_work\vga_control_module\verilog.psm
VGA\TASK_1\simulation\modelsim\rtl_work\vga_control_module\_primary.dat
VGA\TASK_1\simulation\modelsim\rtl_work\vga_control_module\_primary.dbs
VGA\TASK_1\simulation\modelsim\rtl_work\vga_control_module\_primary.vhd
VGA\TASK_1\simulation\modelsim\rtl_work\_info
VGA\TASK_1\simulation\modelsim\rtl_work\_vmake
VGA\TASK_1\simulation\modelsim\TOP.sft
VGA\TASK_1\simulation\modelsim\TOP.vo
VGA\TASK_1\simulation\modelsim\TOP_8_1200mv_0c_slow.vo
VGA\TASK_1\simulation\modelsim\TOP_8_1200mv_0c_v_slow.sdo
VGA\TASK_1\simulation\modelsim\TOP_8_1200mv_85c_slow.vo
VGA\TASK_1\simulation\modelsim\TOP_8_1200mv_85c_v_slow.sdo
VGA\TASK_1\simulation\modelsim\TOP_min_1200mv_0c_fast.vo
VGA\TASK_1\simulation\modelsim\TOP_min_1200mv_0c_v_fast.sdo
VGA\TASK_1\simulation\modelsim\TOP_modelsim.xrf
VGA\TASK_1\simulation\modelsim\TOP_run_msim_rtl_verilog.do
VGA\TASK_1\simulation\modelsim\TOP_v.sdo
VGA\TASK_1\sync_module.v
VGA\TASK_1\sync_module.v.bak
VGA\TASK_1\TOP.qpf
VGA\TASK_1\TOP.qsf
VGA\TASK_1\TOP.qws
VGA\TASK_1\TOP.v
VGA\TASK_1\TOP.v.bak
VGA\TASK_1\TOP_nativelink_simulation.rpt
VGA\TASK_1\vga_control_module.v
VGA\TASK_1\vga_control_module.v.bak
VGA\TASK_2\db\.cmp.kpt
VGA\TASK_2\db\logic_util_heursitic.dat
VGA\TASK_2\db\PLL_altpll.v
VGA\TASK_2\db\prev_cmp_TOP.qmsg
VGA\TASK_2\db\TOP.asm.qmsg
VGA\TASK_2\db\TOP.asm.rdb
VGA\TASK_2\db\TOP.asm_labs.ddb
VGA\TASK_2\db\TOP.cbx.xml
VGA\TASK_2\db\TOP.cmp.bpm
VGA\TASK_2\db\TOP.cmp.cdb
VGA\TASK_2\db\TOP.cmp.hdb
VGA\TASK_2\db\TOP.cmp.idb
VGA\TASK_2\db\TOP.cmp.logdb
VGA\TASK_2\db\TOP.cmp.rdb

相关说明

  • 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
  • 搜珍网是交换下载平台，只提供交流渠道，下载内容来自于网络，除下载问题外，其它问题请自行百度。更多...
  • 本站已设置防盗链，请勿用迅雷、QQ旋风等下载软件下载资源，下载后用WinRAR最新版进行解压.
  • 如果您发现内容无法下载，请稍后再次尝试；或换浏览器；或者到消费记录里找到下载记录反馈给我们.
  • 下载后发现下载的内容跟说明不相乎，请到消费记录里找到下载记录反馈给我们，经确认后退回积分.
  • 如下载前有疑问，可以通过点击"提供者"的名字，查看对方的联系方式，联系对方咨询.
查看所有评论

相关评论

暂无评论内容．

发表评论

*快速评论： 推荐 一般 有密码 和说明不符 不是源码或资料 文件不全 不能解压 纯粹是垃圾
*内　　容：
*验 证 码：
搜珍网 www.dssz.com