CDN加速镜像 | 设为首页 | 加入收藏夹
登陆 | 会员注册
当前位置： 首页 资源下载 源码下载 其它 书籍源码
收藏

文件名称:AN65974

  • 所属分类：
    书籍源码
  • 标签属性：
    [VHDL] [源码]
  • 上传时间：
    2017-09-24
  • 文件大小：
    10.25mb
  • 已下载：
    0次
  • 提 供 者：
    酒酣***
  • 相关连接：
    无
  • 下载说明：
    别用迅雷下载，失败请重下，重下不扣分！
修正介绍说明

介绍说明－－下载内容来自于网络，使用问题请自行百度

CYPRESS官方给的FPGA程序，用于调试USB3.0接口(Verilog source files for debugging USB3.0 interface)
相关搜索： CYUSB3014 官方例程

(系统自动生成,下载前可以参看下载内容)

下载文件列表

AN65974\FPGA Source files\fx3_slaveFIFO2b_altera\fpga_loopback\verilog_proj\ddr.v
AN65974\FPGA Source files\fx3_slaveFIFO2b_altera\fpga_loopback\verilog_proj\pll.v
AN65974\FPGA Source files\fx3_slaveFIFO2b_altera\fpga_loopback\verilog_proj\slaveFIFO2b_loopback.qsf
AN65974\FPGA Source files\fx3_slaveFIFO2b_altera\fpga_loopback\verilog_proj\slaveFIFO2b_loopback.sdc
AN65974\FPGA Source files\fx3_slaveFIFO2b_altera\fpga_loopback\verilog_proj\slaveFIFO2b_loopback.sdc~
AN65974\FPGA Source files\fx3_slaveFIFO2b_altera\fpga_loopback\verilog_proj\verilog_loopback_proj\db\altsyncram_jrg1.tdf
AN65974\FPGA Source files\fx3_slaveFIFO2b_altera\fpga_loopback\verilog_proj\verilog_loopback_proj\db\altsyncram_rug1.tdf
AN65974\FPGA Source files\fx3_slaveFIFO2b_altera\fpga_loopback\verilog_proj\verilog_loopback_proj\db\ddio_out_g8j.tdf
AN65974\FPGA Source files\fx3_slaveFIFO2b_altera\fpga_loopback\verilog_proj\verilog_loopback_proj\db\logic_util_heursitic.dat
AN65974\FPGA Source files\fx3_slaveFIFO2b_altera\fpga_loopback\verilog_proj\verilog_loopback_proj\db\pll_altpll.v
AN65974\FPGA Source files\fx3_slaveFIFO2b_altera\fpga_loopback\verilog_proj\verilog_loopback_proj\db\slaveFIFO2b_loopback.asm.rdb
AN65974\FPGA Source files\fx3_slaveFIFO2b_altera\fpga_loopback\verilog_proj\verilog_loopback_proj\db\slaveFIFO2b_loopback.cbx.xml
AN65974\FPGA Source files\fx3_slaveFIFO2b_altera\fpga_loopback\verilog_proj\verilog_loopback_proj\db\slaveFIFO2b_loopback.cmp.bpm
AN65974\FPGA Source files\fx3_slaveFIFO2b_altera\fpga_loopback\verilog_proj\verilog_loopback_proj\db\slaveFIFO2b_loopback.cmp.cdb
AN65974\FPGA Source files\fx3_slaveFIFO2b_altera\fpga_loopback\verilog_proj\verilog_loopback_proj\db\slaveFIFO2b_loopback.cmp.hdb
AN65974\FPGA Source files\fx3_slaveFIFO2b_altera\fpga_loopback\verilog_proj\verilog_loopback_proj\db\slaveFIFO2b_loopback.cmp.idb
AN65974\FPGA Source files\fx3_slaveFIFO2b_altera\fpga_loopback\verilog_proj\verilog_loopback_proj\db\slaveFIFO2b_loopback.cmp.kpt
AN65974\FPGA Source files\fx3_slaveFIFO2b_altera\fpga_loopback\verilog_proj\verilog_loopback_proj\db\slaveFIFO2b_loopback.cmp.rdb
AN65974\FPGA Source files\fx3_slaveFIFO2b_altera\fpga_loopback\verilog_proj\verilog_loopback_proj\db\slaveFIFO2b_loopback.db_info
AN65974\FPGA Source files\fx3_slaveFIFO2b_altera\fpga_loopback\verilog_proj\verilog_loopback_proj\db\slaveFIFO2b_loopback.hif
AN65974\FPGA Source files\fx3_slaveFIFO2b_altera\fpga_loopback\verilog_proj\verilog_loopback_proj\db\slaveFIFO2b_loopback.ipinfo
AN65974\FPGA Source files\fx3_slaveFIFO2b_altera\fpga_loopback\verilog_proj\verilog_loopback_proj\db\slaveFIFO2b_loopback.lpc.rdb
AN65974\FPGA Source files\fx3_slaveFIFO2b_altera\fpga_loopback\verilog_proj\verilog_loopback_proj\db\slaveFIFO2b_loopback.lpc.txt
AN65974\FPGA Source files\fx3_slaveFIFO2b_altera\fpga_loopback\verilog_proj\verilog_loopback_proj\db\slaveFIFO2b_loopback.map.bpm
AN65974\FPGA Source files\fx3_slaveFIFO2b_altera\fpga_loopback\verilog_proj\verilog_loopback_proj\db\slaveFIFO2b_loopback.map.cdb
AN65974\FPGA Source files\fx3_slaveFIFO2b_altera\fpga_loopback\verilog_proj\verilog_loopback_proj\db\slaveFIFO2b_loopback.map.hdb
AN65974\FPGA Source files\fx3_slaveFIFO2b_altera\fpga_loopback\verilog_proj\verilog_loopback_proj\db\slaveFIFO2b_loopback.map.kpt
AN65974\FPGA Source files\fx3_slaveFIFO2b_altera\fpga_loopback\verilog_proj\verilog_loopback_proj\db\slaveFIFO2b_loopback.map.rdb
AN65974\FPGA Source files\fx3_slaveFIFO2b_altera\fpga_loopback\verilog_proj\verilog_loopback_proj\db\slaveFIFO2b_loopback.qns
AN65974\FPGA Source files\fx3_slaveFIFO2b_altera\fpga_loopback\verilog_proj\verilog_loopback_proj\db\slaveFIFO2b_loopback.sas
AN65974\FPGA Source files\fx3_slaveFIFO2b_altera\fpga_loopback\verilog_proj\verilog_loopback_proj\db\slaveFIFO2b_loopback.sta.rdb
AN65974\FPGA Source files\fx3_slaveFIFO2b_altera\fpga_loopback\verilog_proj\verilog_loopback_proj\incremental_db\README
AN65974\FPGA Source files\fx3_slaveFIFO2b_altera\fpga_loopback\verilog_proj\verilog_loopback_proj\PLLJ_PLLSPE_INFO.txt
AN65974\FPGA Source files\fx3_slaveFIFO2b_altera\fpga_loopback\verilog_proj\verilog_loopback_proj\slaveFIFO2b_loopback.jdi
AN65974\FPGA Source files\fx3_slaveFIFO2b_altera\fpga_loopback\verilog_proj\verilog_loopback_proj\slaveFIFO2b_loopback.qpf
AN65974\FPGA Source files\fx3_slaveFIFO2b_altera\fpga_loopback\verilog_proj\verilog_loopback_proj\slaveFIFO2b_loopback.qsf
AN65974\FPGA Source files\fx3_slaveFIFO2b_altera\fpga_loopback\verilog_proj\verilog_loopback_proj\slaveFIFO2b_loopback.qsf.bak
AN65974\FPGA Source files\fx3_slaveFIFO2b_altera\fpga_loopback\verilog_proj\verilog_loopback_proj\slaveFIFO2b_loopback.qws
AN65974\FPGA Source files\fx3_slaveFIFO2b_altera\fpga_loopback\vhdl_proj\ddr.vhd
AN65974\FPGA Source files\fx3_slaveFIFO2b_altera\fpga_loopback\vhdl_proj\pll.vhd
AN65974\FPGA Source files\fx3_slaveFIFO2b_altera\fpga_loopback\vhdl_proj\slaveFIFO2b_loopback.qsf
AN65974\FPGA Source files\fx3_slaveFIFO2b_altera\fpga_loopback\vhdl_proj\slaveFIFO2b_loopback.sdc
AN65974\FPGA Source files\fx3_slaveFIFO2b_altera\fpga_loopback\vhdl_proj\slaveFIFO2b_loopback.sdc~
AN65974\FPGA Source files\fx3_slaveFIFO2b_altera\fpga_loopback\vhdl_proj\vhdl_loopback_proj\db\altsyncram_rug1.tdf
AN65974\FPGA Source files\fx3_slaveFIFO2b_altera\fpga_loopback\vhdl_proj\vhdl_loopback_proj\db\ddio_out_g8j.tdf
AN65974\FPGA Source files\fx3_slaveFIFO2b_altera\fpga_loopback\vhdl_proj\vhdl_loopback_proj\db\logic_util_heursitic.dat
AN65974\FPGA Source files\fx3_slaveFIFO2b_altera\fpga_loopback\vhdl_proj\vhdl_loopback_proj\db\pll_altpll.v
AN65974\FPGA Source files\fx3_slaveFIFO2b_altera\fpga_loopback\vhdl_proj\vhdl_loopback_proj\db\pll_clk_altpll.v
AN65974\FPGA Source files\fx3_slaveFIFO2b_altera\fpga_loopback\vhdl_proj\vhdl_loopback_proj\db\prev_cmp_slaveFIFO2b_loopback.qmsg
AN65974\FPGA Source files\fx3_slaveFIFO2b_altera\fpga_loopback\vhdl_proj\vhdl_loopback_proj\db\slaveFIFO2b_loopback.asm.qmsg
AN65974\FPGA Source files\fx3_slaveFIFO2b_altera\fpga_loopback\vhdl_proj\vhdl_loopback_proj\db\slaveFIFO2b_loopback.asm.rdb
AN65974\FPGA Source files\fx3_slaveFIFO2b_altera\fpga_loopback\vhdl_proj\vhdl_loopback_proj\db\slaveFIFO2b_loopback.asm_labs.ddb
AN65974\FPGA Source files\fx3_slaveFIFO2b_altera\fpga_loopback\vhdl_proj\vhdl_loopback_proj\db\slaveFIFO2b_loopback.cbx.xml
AN65974\FPGA Source files\fx3_slaveFIFO2b_altera\fpga_loopback\vhdl_proj\vhdl_loopback_proj\db\slaveFIFO2b_loopback.cmp.bpm
AN65974\FPGA Source files\fx3_slaveFIFO2b_altera\fpga_loopback\vhdl_proj\vhdl_loopback_proj\db\slaveFIFO2b_loopback.cmp.cdb
AN65974\FPGA Source files\fx3_slaveFIFO2b_altera\fpga_loopback\vhdl_proj\vhdl_loopback_proj\db\slaveFIFO2b_loopback.cmp.hdb
AN65974\FPGA Source files\fx3_slaveFIFO2b_altera\fpga_loopback\vhdl_proj\vhdl_loopback_proj\db\slaveFIFO2b_loopback.cmp.idb
AN65974\FPGA Source files\fx3_slaveFIFO2b_altera\fpga_loopback\vhdl_proj\vhdl_loopback_proj\db\slaveFIFO2b_loopback.cmp.kpt
AN65974\FPGA Source files\fx3_slaveFIFO2b_altera\fpga_loopback\vhdl_proj\vhdl_loopback_proj\db\slaveFIFO2b_loopback.cmp.logdb
AN65974\FPGA Source files\fx3_slaveFIFO2b_altera\fpga_loopback\vhdl_proj\vhdl_loopback_proj\db\slaveFIFO2b_loopback.cmp.rdb
AN65974\FPGA Source files\fx3_slaveFIFO2b_altera\fpga_loopback\vhdl_proj\vhdl_loopback_proj\db\slaveFIFO2b_loopback.cmp_merge.kpt
AN65974\FPGA Source files\fx3_slaveFIFO2b_altera\fpga_loopback\vhdl_proj\vhdl_loopback_proj\db\slaveFIFO2b_loopback.db_info
AN65974\FPGA Source files\fx3_slaveFIFO2b_altera\fpga_loopback\vhdl_proj\vhdl_loopback_proj\db\slaveFIFO2b_loopback.eda.qmsg
AN65974\FPGA Source files\fx3_slaveFIFO2b_altera\fpga_loopback\vhdl_proj\vhdl_loopback_proj\db\slaveFIFO2b_loopback.fit.qmsg
AN65974\FPGA Source files\fx3_slaveFIFO2b_altera\fpga_loopback\vhdl_proj\vhdl_loopback_proj\db\slaveFIFO2b_loopback.hier_info
AN65974\FPGA Source files\fx3_slaveFIFO2b_altera\fpga_loopback\vhdl_proj\vhdl_loopback_proj\db\slaveFIFO2b_loopback.hif
AN65974\FPGA Source files\fx3_slaveFIFO2b_altera\fpga_loopback\vhdl_proj\vhdl_loopback_proj\db\slaveFIFO2b_loopback.ipinfo
AN65974\FPGA Source files\fx3_slaveFIFO2b_altera\fpga_loopback\vhdl_proj\vhdl_loopback_proj\db\slaveFIFO2b_loopback.lpc.html
AN65974\FPGA Source files\fx3_slaveFIFO2b_altera\fpga_loopback\vhdl_proj\vhdl_loopback_proj\db\slaveFIFO2b_loopback.lpc.rdb
AN65974\FPGA Source files\fx3_slaveFIFO2b_altera\fpga_loopback\vhdl_proj\vhdl_loopback_proj\db\slaveFIFO2b_loopback.lpc.txt
AN65974\FPGA Source files\fx3_slaveFIFO2b_altera\fpga_loopback\vhdl_proj\vhdl_loopback_proj\db\slaveFIFO2b_loopback.map.bpm
AN65974\FPGA Source files\fx3_slaveFIFO2b_altera\fpga_loopback\vhdl_proj\vhdl_loopback_proj\db\slaveFIFO2b_loopback.map.cdb
AN65974\FPGA Source files\fx3_slaveFIFO2b_altera\fpga_loopback\vhdl_proj\vhdl_loopback_proj\db\slaveFIFO2b_loopback.map.hdb
AN65974\FPGA Source files\fx3_slaveFIFO2b_altera\fpga_loopback\vhdl_proj\vhdl_loopback_proj\db\slaveFIFO2b_loopback.map.kpt
AN65974\FPGA Source files\fx3_slaveFIFO2b_altera\fpga_loopback\vhdl_proj\vhdl_loopback_proj\db\slaveFIFO2b_loopback.map.logdb
AN65974\FPGA Source files\fx3_slaveFIFO2b_altera\fpga_loopback\vhdl_proj\vhdl_loopback_proj\db\slaveFIFO2b_loopback.map.qmsg
AN65974\FPGA Source files\fx3_slaveFIFO2b_altera\fpga_loopback\vhdl_proj\vhdl_loopback_proj\db\slaveFIFO2b_loopback.map.rdb
AN65974\FPGA Source files\fx3_slaveFIFO2b_altera\fpga_loopback\vhdl_proj\vhdl_loopback_proj\db\slaveFIFO2b_loopback.map_bb.cdb
AN65974\FPGA Source files\fx3_slaveFIFO2b_altera\fpga_loopback\vhdl_proj\vhdl_loopback_proj\db\slaveFIFO2b_loopback.map_bb.hdb
AN65974\FPGA Source files\fx3_slaveFIFO2b_altera\fpga_loopback\vhdl_proj\vhdl_loopback_proj\db\slaveFIFO2b_loopback.map_bb.logdb
AN65974\FPGA Source files\fx3_slaveFIFO2b_altera\fpga_loopback\vhdl_proj\vhdl_loopback_proj\db\slaveFIFO2b_loopback.pplq.rdb
AN65974\FPGA Source files\fx3_slaveFIFO2b_altera\fpga_loopback\vhdl_proj\vhdl_loopback_proj\db\slaveFIFO2b_loopback.pre_map.cdb
AN65974\FPGA Source files\fx3_slaveFIFO2b_altera\fpga_loopback\vhdl_proj\vhdl_loopback_proj\db\slaveFIFO2b_loopback.pre_map.hdb
AN65974\FPGA Source files\fx3_slaveFIFO2b_altera\fpga_loopback\vhdl_proj\vhdl_loopback_proj\db\slaveFIFO2b_loopback.qns
AN65974\FPGA Source files\fx3_slaveFIFO2b_altera\fpga_loopback\vhdl_proj\vhdl_loopback_proj\db\slaveFIFO2b_loopback.routing.rdb
AN65974\FPGA Source files\fx3_slaveFIFO2b_altera\fpga_loopback\vhdl_proj\vhdl_loopback_proj\db\slaveFIFO2b_loopback.rtlv.hdb
AN65974\FPGA Source files\fx3_slaveFIFO2b_altera\fpga_loopback\vhdl_proj\vhdl_loopback_proj\db\slaveFIFO2b_loopback.rtlv_sg.cdb
AN65974\FPGA Source files\fx3_slaveFIFO2b_altera\fpga_loopback\vhdl_proj\vhdl_loopback_proj\db\slaveFIFO2b_loopback.sas
AN65974\FPGA Source files\fx3_slaveFIFO2b_altera\fpga_loopback\vhdl_proj\vhdl_loopback_proj\db\slaveFIFO2b_loopback.sgdiff.cdb
AN65974\FPGA Source files\fx3_slaveFIFO2b_altera\fpga_loopback\vhdl_proj\vhdl_loopback_proj\db\slaveFIFO2b_loopback.sgdiff.hdb
AN65974\FPGA Source files\fx3_slaveFIFO2b_altera\fpga_loopback\vhdl_proj\vhdl_loopback_proj\db\slaveFIFO2b_loopback.smp_dump.txt
AN65974\FPGA Source files\fx3_slaveFIFO2b_altera\fpga_loopback\vhdl_proj\vhdl_loopback_proj\db\slaveFIFO2b_loopback.sta.qmsg
AN65974\FPGA Source files\fx3_slaveFIFO2b_altera\fpga_loopback\vhdl_proj\vhdl_loopback_proj\db\slaveFIFO2b_loopback.sta.rdb
AN65974\FPGA Source files\fx3_slaveFIFO2b_altera\fpga_loopback\vhdl_proj\vhdl_loopback_proj\db\slaveFIFO2b_loopback.syn_hier_info
AN65974\FPGA Source files\fx3_slaveFIFO2b_altera\fpga_loopback\vhdl_proj\vhdl_loopback_proj\db\slaveFIFO2b_loopback.tmw_info
AN65974\FPGA Source files\fx3_slaveFIFO2b_altera\fpga_loopback\vhdl_proj\vhdl_loopback_proj\db\slaveFIFO2b_loopback.vpr.ammdb
AN65974\FPGA Source files\fx3_slaveFIFO2b_altera\fpga_loopback\vhdl_proj\vhdl_loopback_proj\incremental_db\README
AN65974\FPGA Source files\fx3_slaveFIFO2b_altera\fpga_loopback\vhdl_proj\vhdl_loopback_proj\output_files\slaveFIFO2b_loopback.jdi
AN65974\FPGA Source files\fx3_slaveFIFO2b_altera\fpga_loopback\vhdl_proj\vhdl_loopback_proj\output_files\slaveFIFO2b_loopback.pin
AN65974\FPGA Source files\fx3_slaveFIFO2b_altera\fpga_loopback\vhdl_proj\vhdl_loopback_proj\output_files\slaveFIFO2b_loopback.sof

相关说明

  • 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
  • 搜珍网是交换下载平台，只提供交流渠道，下载内容来自于网络，除下载问题外，其它问题请自行百度。更多...
  • 本站已设置防盗链，请勿用迅雷、QQ旋风等下载软件下载资源，下载后用WinRAR最新版进行解压.
  • 如果您发现内容无法下载，请稍后再次尝试；或换浏览器；或者到消费记录里找到下载记录反馈给我们.
  • 下载后发现下载的内容跟说明不相乎，请到消费记录里找到下载记录反馈给我们，经确认后退回积分.
  • 如下载前有疑问，可以通过点击"提供者"的名字，查看对方的联系方式，联系对方咨询.
查看所有评论

相关评论

暂无评论内容．

发表评论

*快速评论： 推荐 一般 有密码 和说明不符 不是源码或资料 文件不全 不能解压 纯粹是垃圾
*内　　容：
*验 证 码：
搜珍网 www.dssz.com