CDN加速镜像 | 设为首页 | 加入收藏夹
登陆 | 会员注册
当前位置： 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程
收藏

文件名称:RS232_verilog1

  • 所属分类：
    VHDL/FPGA/Verilog
  • 标签属性：
    [VHDL] [源码]
  • 上传时间：
    2017-10-06
  • 文件大小：
    6.38mb
  • 已下载：
    0次
  • 提 供 者：
    你好P***
  • 相关连接：
    无
  • 下载说明：
    别用迅雷下载，失败请重下，重下不扣分！
电信下载 联通下载
别用迅雷、360浏览器下载。
如迅雷强制弹出，可右键点击选“另存为”。
失败请重下，重下不扣分。
修正介绍说明

介绍说明－－下载内容来自于网络，使用问题请自行百度

RS232通信协议verilog程序。经过调试可以使用(RS232 communication protocol Verilog program. After debugging can be used)
相关搜索： rs232

(系统自动生成,下载前可以参看下载内容)

下载文件列表

RS232_verilog1\AD420_TX.v.bak
RS232_verilog1\db\logic_util_heursitic.dat
RS232_verilog1\db\prev_cmp_uart_rx.qmsg
RS232_verilog1\db\uart_rx.asm.qmsg
RS232_verilog1\db\uart_rx.asm.rdb
RS232_verilog1\db\uart_rx.cbx.xml
RS232_verilog1\db\uart_rx.cmp.bpm
RS232_verilog1\db\uart_rx.cmp.cdb
RS232_verilog1\db\uart_rx.cmp.hdb
RS232_verilog1\db\uart_rx.cmp.idb
RS232_verilog1\db\uart_rx.cmp.kpt
RS232_verilog1\db\uart_rx.cmp.logdb
RS232_verilog1\db\uart_rx.cmp.rdb
RS232_verilog1\db\uart_rx.cmp0.ddb
RS232_verilog1\db\uart_rx.cmp_merge.kpt
RS232_verilog1\db\uart_rx.cycloneive_io_sim_cache.45um_ff_1200mv_0c_fast.hsd
RS232_verilog1\db\uart_rx.cycloneive_io_sim_cache.45um_ii_1200mv_0c_slow.hsd
RS232_verilog1\db\uart_rx.cycloneive_io_sim_cache.45um_ii_1200mv_85c_slow.hsd
RS232_verilog1\db\uart_rx.db_info
RS232_verilog1\db\uart_rx.eda.qmsg
RS232_verilog1\db\uart_rx.fit.qmsg
RS232_verilog1\db\uart_rx.hier_info
RS232_verilog1\db\uart_rx.hif
RS232_verilog1\db\uart_rx.ipinfo
RS232_verilog1\db\uart_rx.lpc.html
RS232_verilog1\db\uart_rx.lpc.rdb
RS232_verilog1\db\uart_rx.lpc.txt
RS232_verilog1\db\uart_rx.map.ammdb
RS232_verilog1\db\uart_rx.map.bpm
RS232_verilog1\db\uart_rx.map.cdb
RS232_verilog1\db\uart_rx.map.hdb
RS232_verilog1\db\uart_rx.map.kpt
RS232_verilog1\db\uart_rx.map.logdb
RS232_verilog1\db\uart_rx.map.qmsg
RS232_verilog1\db\uart_rx.map.rdb
RS232_verilog1\db\uart_rx.map_bb.cdb
RS232_verilog1\db\uart_rx.map_bb.hdb
RS232_verilog1\db\uart_rx.map_bb.logdb
RS232_verilog1\db\uart_rx.pplq.rdb
RS232_verilog1\db\uart_rx.pre_map.hdb
RS232_verilog1\db\uart_rx.pti_db_list.ddb
RS232_verilog1\db\uart_rx.root_partition.map.reg_db.cdb
RS232_verilog1\db\uart_rx.routing.rdb
RS232_verilog1\db\uart_rx.rpp.qmsg
RS232_verilog1\db\uart_rx.rtlv.hdb
RS232_verilog1\db\uart_rx.rtlv_sg.cdb
RS232_verilog1\db\uart_rx.rtlv_sg_swap.cdb
RS232_verilog1\db\uart_rx.sgate.rvd
RS232_verilog1\db\uart_rx.sgate_sm.rvd
RS232_verilog1\db\uart_rx.sgdiff.cdb
RS232_verilog1\db\uart_rx.sgdiff.hdb
RS232_verilog1\db\uart_rx.sld_design_entry.sci
RS232_verilog1\db\uart_rx.sld_design_entry_dsc.sci
RS232_verilog1\db\uart_rx.smart_action.txt
RS232_verilog1\db\uart_rx.sta.qmsg
RS232_verilog1\db\uart_rx.sta.rdb
RS232_verilog1\db\uart_rx.sta_cmp.8_slow.tdb
RS232_verilog1\db\uart_rx.stingray_io_sim_cache.99um_ff_1200mv_0c_fast.hsd
RS232_verilog1\db\uart_rx.stingray_io_sim_cache.99um_tt_1200mv_0c_slow.hsd
RS232_verilog1\db\uart_rx.stingray_io_sim_cache.99um_tt_1200mv_85c_slow.hsd
RS232_verilog1\db\uart_rx.syn_hier_info
RS232_verilog1\db\uart_rx.tiscmp.fastest_slow_1200mv_0c.ddb
RS232_verilog1\db\uart_rx.tiscmp.fastest_slow_1200mv_85c.ddb
RS232_verilog1\db\uart_rx.tis_db_list.ddb
RS232_verilog1\db\uart_rx.vpr.ammdb
RS232_verilog1\incremental_db\compiled_partitions\uart_rx.db_info
RS232_verilog1\incremental_db\compiled_partitions\uart_rx.root_partition.cmp.ammdb
RS232_verilog1\incremental_db\compiled_partitions\uart_rx.root_partition.cmp.cdb
RS232_verilog1\incremental_db\compiled_partitions\uart_rx.root_partition.cmp.dfp
RS232_verilog1\incremental_db\compiled_partitions\uart_rx.root_partition.cmp.hdb
RS232_verilog1\incremental_db\compiled_partitions\uart_rx.root_partition.cmp.kpt
RS232_verilog1\incremental_db\compiled_partitions\uart_rx.root_partition.cmp.logdb
RS232_verilog1\incremental_db\compiled_partitions\uart_rx.root_partition.cmp.rcfdb
RS232_verilog1\incremental_db\compiled_partitions\uart_rx.root_partition.map.cdb
RS232_verilog1\incremental_db\compiled_partitions\uart_rx.root_partition.map.dpi
RS232_verilog1\incremental_db\compiled_partitions\uart_rx.root_partition.map.hbdb.cdb
RS232_verilog1\incremental_db\compiled_partitions\uart_rx.root_partition.map.hbdb.hb_info
RS232_verilog1\incremental_db\compiled_partitions\uart_rx.root_partition.map.hbdb.hdb
RS232_verilog1\incremental_db\compiled_partitions\uart_rx.root_partition.map.hbdb.sig
RS232_verilog1\incremental_db\compiled_partitions\uart_rx.root_partition.map.hdb
RS232_verilog1\incremental_db\compiled_partitions\uart_rx.root_partition.map.kpt
RS232_verilog1\incremental_db\README
RS232_verilog1\mytop.v
RS232_verilog1\mytop.v.bak
RS232_verilog1\my_uart.v
RS232_verilog1\my_uart.v.bak
RS232_verilog1\my_uart_1.v
RS232_verilog1\my_uart_1.v.bak
RS232_verilog1\output_files\AD420.done
RS232_verilog1\output_files\uart_rx.asm.rpt
RS232_verilog1\output_files\uart_rx.cdf
RS232_verilog1\output_files\uart_rx.done
RS232_verilog1\output_files\uart_rx.eda.rpt
RS232_verilog1\output_files\uart_rx.fit.rpt
RS232_verilog1\output_files\uart_rx.fit.smsg
RS232_verilog1\output_files\uart_rx.fit.summary
RS232_verilog1\output_files\uart_rx.flow.rpt
RS232_verilog1\output_files\uart_rx.jdi
RS232_verilog1\output_files\uart_rx.map.rpt
RS232_verilog1\output_files\uart_rx.map.summary

相关说明

  • 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
  • 搜珍网是交换下载平台，只提供交流渠道，下载内容来自于网络，除下载问题外，其它问题请自行百度。更多...
  • 本站已设置防盗链，请勿用迅雷、QQ旋风等下载软件下载资源，下载后用WinRAR最新版进行解压.
  • 如果您发现内容无法下载，请稍后再次尝试；或换浏览器；或者到消费记录里找到下载记录反馈给我们.
  • 下载后发现下载的内容跟说明不相乎，请到消费记录里找到下载记录反馈给我们，经确认后退回积分.
  • 如下载前有疑问，可以通过点击"提供者"的名字，查看对方的联系方式，联系对方咨询.
查看所有评论

相关评论

暂无评论内容．

发表评论

*快速评论： 推荐 一般 有密码 和说明不符 不是源码或资料 文件不全 不能解压 纯粹是垃圾
*内　　容：
*验 证 码：
搜珍网 www.dssz.com

浏览历史记录

关闭