CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 通讯/手机编程 串口编程

文件名称:uart16550

  • 所属分类:
  • 标签属性:
  • 上传时间:
    2008-10-13
  • 文件大小:
    198.13kb
  • 已下载:
    0次
  • 提 供 者:
  • 相关连接:
  • 下载说明:
    别用迅雷下载,失败请重下,重下不扣分!

介绍说明--下载内容来自于网络,使用问题请自行百度

uart source code from opencore
(系统自动生成,下载前可以参看下载内容)

下载文件列表

uart16550/verilog/CVS/Entries
uart16550/verilog/CVS/Repository
uart16550/verilog/CVS/Root
uart16550/verilog/CVS
uart16550/verilog
uart16550/syn/src/.keepme
uart16550/syn/src/CVS/Entries
uart16550/syn/src/CVS/Repository
uart16550/syn/src/CVS/Root
uart16550/syn/src/CVS
uart16550/syn/src
uart16550/syn/run/.keepme
uart16550/syn/run/CVS/Entries
uart16550/syn/run/CVS/Repository
uart16550/syn/run/CVS/Root
uart16550/syn/run/CVS
uart16550/syn/run
uart16550/syn/out/.keepme
uart16550/syn/out/CVS/Entries
uart16550/syn/out/CVS/Repository
uart16550/syn/out/CVS/Root
uart16550/syn/out/CVS
uart16550/syn/out
uart16550/syn/log/.keepme
uart16550/syn/log/CVS/Entries
uart16550/syn/log/CVS/Repository
uart16550/syn/log/CVS/Root
uart16550/syn/log/CVS
uart16550/syn/log
uart16550/syn/CVS/Entries
uart16550/syn/CVS/Repository
uart16550/syn/CVS/Root
uart16550/syn/CVS
uart16550/syn/bin/.keepme
uart16550/syn/bin/CVS/Entries
uart16550/syn/bin/CVS/Repository
uart16550/syn/bin/CVS/Root
uart16550/syn/bin/CVS
uart16550/syn/bin
uart16550/syn
uart16550/sim/rtl_sim/src/.keepme
uart16550/sim/rtl_sim/src/CVS/Entries
uart16550/sim/rtl_sim/src/CVS/Repository
uart16550/sim/rtl_sim/src/CVS/Root
uart16550/sim/rtl_sim/src/CVS
uart16550/sim/rtl_sim/src
uart16550/sim/rtl_sim/run/run_signalscan
uart16550/sim/rtl_sim/run/run_sim
uart16550/sim/rtl_sim/run/CVS/Entries
uart16550/sim/rtl_sim/run/CVS/Repository
uart16550/sim/rtl_sim/run/CVS/Root
uart16550/sim/rtl_sim/run/CVS
uart16550/sim/rtl_sim/run
uart16550/sim/rtl_sim/out/.keepme
uart16550/sim/rtl_sim/out/CVS/Entries
uart16550/sim/rtl_sim/out/CVS/Repository
uart16550/sim/rtl_sim/out/CVS/Root
uart16550/sim/rtl_sim/out/CVS
uart16550/sim/rtl_sim/out
uart16550/sim/rtl_sim/log/.keepme
uart16550/sim/rtl_sim/log/CVS/Entries
uart16550/sim/rtl_sim/log/CVS/Repository
uart16550/sim/rtl_sim/log/CVS/Root
uart16550/sim/rtl_sim/log/CVS
uart16550/sim/rtl_sim/log
uart16550/sim/rtl_sim/CVS/Entries
uart16550/sim/rtl_sim/CVS/Repository
uart16550/sim/rtl_sim/CVS/Root
uart16550/sim/rtl_sim/CVS
uart16550/sim/rtl_sim/bin/nc.scr
uart16550/sim/rtl_sim/bin/sim.tcl
uart16550/sim/rtl_sim/bin/CVS/Entries
uart16550/sim/rtl_sim/bin/CVS/Repository
uart16550/sim/rtl_sim/bin/CVS/Root
uart16550/sim/rtl_sim/bin/CVS
uart16550/sim/rtl_sim/bin
uart16550/sim/rtl_sim
uart16550/sim/gate_sim/src/.keepme
uart16550/sim/gate_sim/src/CVS/Entries
uart16550/sim/gate_sim/src/CVS/Repository
uart16550/sim/gate_sim/src/CVS/Root
uart16550/sim/gate_sim/src/CVS
uart16550/sim/gate_sim/src
uart16550/sim/gate_sim/run/.keepme
uart16550/sim/gate_sim/run/CVS/Entries
uart16550/sim/gate_sim/run/CVS/Repository
uart16550/sim/gate_sim/run/CVS/Root
uart16550/sim/gate_sim/run/CVS
uart16550/sim/gate_sim/run
uart16550/sim/gate_sim/out/.keepme
uart16550/sim/gate_sim/out/CVS/Entries
uart16550/sim/gate_sim/out/CVS/Repository
uart16550/sim/gate_sim/out/CVS/Root
uart16550/sim/gate_sim/out/CVS
uart16550/sim/gate_sim/out
uart16550/sim/gate_sim/log/.keepme
uart16550/sim/gate_sim/log/CVS/Entries
uart16550/sim/gate_sim/log/CVS/Repository
uart16550/sim/gate_sim/log/CVS/Root
uart16550/sim/gate_sim/log/CVS
uart16550/sim/gate_sim/log
uart16550/sim/gate_sim/CVS/Entries
uart16550/sim/gate_sim/CVS/Repository
uart16550/sim/gate_sim/CVS/Root
uart16550/sim/gate_sim/CVS
uart16550/sim/gate_sim/bin/.keepme
uart16550/sim/gate_sim/bin/CVS/Entries
uart16550/sim/gate_sim/bin/CVS/Repository
uart16550/sim/gate_sim/bin/CVS/Root
uart16550/sim/gate_sim/bin/CVS
uart16550/sim/gate_sim/bin
uart16550/sim/gate_sim
uart16550/sim/CVS/Entries
uart16550/sim/CVS/Repository
uart16550/sim/CVS/Root
uart16550/sim/CVS
uart16550/sim
uart16550/rtl/vhdl/.keepme
uart16550/rtl/vhdl/CVS/Entries
uart16550/rtl/vhdl/CVS/Repository
uart16550/rtl/vhdl/CVS/Root
uart16550/rtl/vhdl/CVS
uart16550/rtl/vhdl
uart16550/rtl/verilog/timescale.v
uart16550/rtl/verilog/uart_defines.v
uart16550/rtl/verilog/uart_fifo.v
uart16550/rtl/verilog/uart_receiver.v
uart16550/rtl/verilog/uart_regs.v
uart16550/rtl/verilog/uart_top.v
uart16550/rtl/verilog/uart_transmitter.v
uart16550/rtl/verilog/uart_wb.v
uart16550/rtl/verilog/CVS/Entries
uart16550/rtl/verilog/CVS/Repository
uart16550/rtl/verilog/CVS/Root
uart16550/rtl/verilog/CVS
uart16550/rtl/verilog
uart16550/rtl/CVS/Entries
uart16550/rtl/CVS/Repository
uart16550/rtl/CVS/Root
uart16550/rtl/CVS
uart16550/rtl
uart16550/lint/run/.keepme
uart16550/lint/run/CVS/Entries
uart16550/lint/run/CVS/Repository
uart16550/lint/run/CVS/Root
uart16550/lint/run/CVS
uart16550/lint/run
uart16550/lint/out/.keepme
uart16550/lint/out/CVS/Entries
uart16550/lint/out/CVS/Repository
uart16550/lint/out/CVS/Root
uart16550/lint/out/CVS
uart16550/lint/out
uart16550/lint/log/.keepme
uart16550/lint/log/CVS/Entries
uart16550/lint/log/CVS/Repository
uart16550/lint/log/CVS/Root
uart16550/lint/log/CVS
uart16550/lint/log
uart16550/lint/CVS/Entries
uart16550/lint/CVS/Repository
uart16550/lint/CVS/Root
uart16550/lint/CVS
uart16550/lint/bin/.keepme
uart16550/lint/bin/CVS/Entries
uart16550/lint/bin/CVS/Repository
uart16550/lint/bin/CVS/Root
uart16550/lint/bin/CVS
uart16550/lint/bin
uart16550/lint
uart16550/fv/.keepme
uart16550/fv/CVS/Entries
uart16550/fv/CVS/Repository

相关说明

  • 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
  • 搜珍网是交换下载平台,只提供交流渠道,下载内容来自于网络,除下载问题外,其它问题请自行百度。更多...
  • 本站已设置防盗链,请勿用迅雷、QQ旋风等下载软件下载资源,下载后用WinRAR最新版进行解压.
  • 如果您发现内容无法下载,请稍后再次尝试;或换浏览器;或者到消费记录里找到下载记录反馈给我们.
  • 下载后发现下载的内容跟说明不相乎,请到消费记录里找到下载记录反馈给我们,经确认后退回积分.
  • 如下载前有疑问,可以通过点击"提供者"的名字,查看对方的联系方式,联系对方咨询.

相关评论

暂无评论内容.

发表评论

*快速评论: 推荐 一般 有密码 和说明不符 不是源码或资料 文件不全 不能解压 纯粹是垃圾
*内  容:
*验 证 码:
搜珍网 www.dssz.com