文件名称:16550
-
所属分类：
- 标签属性：
- 上传时间：2008-10-13
-
文件大小：10.37kb
-
已下载：0次
-
提 供 者：
-
相关连接：无下载说明：别用迅雷下载，失败请重下，重下不扣分！
介绍说明－－下载内容来自于网络，使用问题请自行百度
UART16550兼容的串行通讯控制器，Verilog语言描述，采用Altera Cyclone系列芯片实现FPGA综合，因为FIFO部分利用到内部资源实现。已经在某项目中成功应用，特此推出。
(系统自动生成,下载前可以参看下载内容)
下载文件列表
timescale.v
uart_core.v
uart_defines.v
uart_in.v
uart_out.v
uart_recv.v
uart_send.v
uart_top.v
www.dssz.com.txt
uart_core.v
uart_defines.v
uart_in.v
uart_out.v
uart_recv.v
uart_send.v
uart_top.v
www.dssz.com.txt
本网站为编程资源及源代码搜集、介绍的搜索网站，版权归原作者所有！ 粤ICP备11031372号
1999-2046 搜珍网 All Rights Reserved.