文件名称:锁相环输入信号建模例程
-
所属分类：
- 标签属性：
- 上传时间：2018-12-27
-
文件大小：550byte
-
已下载：1次
-
提 供 者：
-
相关连接：无下载说明：别用迅雷下载，失败请重下，重下不扣分！
介绍说明－－下载内容来自于网络，使用问题请自行百度
锁相环输入信号建模例程，代码注释详细，例如初学者，将输入信号转换成8bit补码数据写入txt文件，可用于FPGA工程测试使用。还可以直接绘出时域波形图，直观比较。
(系统自动生成,下载前可以参看下载内容)
下载文件列表
压缩包 : E4_1_LoopDesign.zip 列表 E4_1_LoopDesign/E4_1_LoopDesign.m
本网站为编程资源及源代码搜集、介绍的搜索网站，版权归原作者所有！ 粤ICP备11031372号
1999-2046 搜珍网 All Rights Reserved.