文件名称:MIPS指令verilog实现
介绍说明－－下载内容来自于网络，使用问题请自行百度
单周期MIPS指令处理器能在一个时钟周期内完成add、sub、and、or、sw、lw、beq、j等一条MIPS指令的处理。
单周期MIPS指令处理器包括以下几部分电路：指令存储器、数据存储器、寄存器堆、算术逻辑运算单元、控制电路。
指令存储器：保存处理器的指令，起始地址为0x00400000；
数据存储器：保存处理器的数据，起始地址为0x10010000；
寄存器堆：32个32bit寄存器；
算术逻辑运算单元：完成各种运算；
控制电路：产生处理器的控制信号，包括PC生成。
单周期MIPS指令处理器包括以下几部分电路：指令存储器、数据存储器、寄存器堆、算术逻辑运算单元、控制电路。
指令存储器：保存处理器的指令，起始地址为0x00400000；
数据存储器：保存处理器的数据，起始地址为0x10010000；
寄存器堆：32个32bit寄存器；
算术逻辑运算单元：完成各种运算；
控制电路：产生处理器的控制信号，包括PC生成。
(系统自动生成,下载前可以参看下载内容)
下载文件列表
压缩包 : MIPS.rar 列表 MIPS/ALU.v MIPS/ctrl.v MIPS/Forward.v MIPS/ID.v MIPS/ID_ctrl.v MIPS/IF.v MIPS/MIPS.v MIPS/MIPS_testbench.v MIPS/MUX.v MIPS/RAM.v MIPS/WB.v MIPS
本网站为编程资源及源代码搜集、介绍的搜索网站，版权归原作者所有！ 粤ICP备11031372号
1999-2046 搜珍网 All Rights Reserved.