文件名称:multiply
介绍说明--下载内容来自于网络,使用问题请自行百度
这是我用verilog hdl语言写的浮点乘法器,用的是基4的booth算法,对于部分积使用了5-2压缩和3-2压缩,欢迎大家指点,也欢迎大家把它改成流水线以提高速度.
(系统自动生成,下载前可以参看下载内容)
下载文件列表
download multiply/bootcoder.v
download multiply/boot_mul.v
download multiply/csa.v
download multiply/tb_bootmul.v
download multiply/tb_mul.v
download multiply/_42c_l.v
download multiply
www.dssz.com.txt
download multiply/boot_mul.v
download multiply/csa.v
download multiply/tb_bootmul.v
download multiply/tb_mul.v
download multiply/_42c_l.v
download multiply
www.dssz.com.txt
本网站为编程资源及源代码搜集、介绍的搜索网站,版权归原作者所有! 粤ICP备11031372号
1999-2046 搜珍网 All Rights Reserved.