CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 其它 书籍源码

文件名称:Verilog数字系统设计教程(第2版)

  • 所属分类:
  • 标签属性:
  • 上传时间:
    2012-09-03
  • 文件大小:
    2kb
  • 已下载:
    0次
  • 提 供 者:
  • 相关连接:
  • 下载说明:
    别用迅雷下载,失败请重下,重下不扣分!

介绍说明--下载内容来自于网络,使用问题请自行百度

Verilog数字系统设计教程(第2版)”这本书的思考题没有答案,要多做实验和仿真-•   Source code of designs in chapters 1 to 8.

•   Chapter 8 designs include the SAYEH processor, its C Compiler, and its Sort program run files.

•   Several Designs, including SAYEH, that are programmed on Altera’s UP2 board are included in “Quartus UP2 Designs.zip”

•   The OVL directory has OVL library version 1.0 and its documentations

•   In the Software directory, the Altera directory contains Quartus II, related tools, and Altera device specifications. Please connect to www.altera.com and then click on “University Program” to obtain a license for Quartus II Web Edition.

•   In the Software directory, The MentorGraphics directory has the ModelSim-Altera simulation program. Please connect to www.altera.com and then click on “University Program” to obtain a license for ModelSim-Altera. 


(系统自动生成,下载前可以参看下载内容)

下载文件列表

Chapter 1/chap1counter.v
Chapter 1/Chap1CounterTester.v
Chapter 1/confn.v
Chapter 1/dlatch.v
Chapter 1/dreg.v
Chapter 1/latchtest.v
Chapter 1/parity.v
Chapter 1/srlatch.v
Chapter 1

相关说明

  • 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
  • 搜珍网是交换下载平台,只提供交流渠道,下载内容来自于网络,除下载问题外,其它问题请自行百度。更多...
  • 本站已设置防盗链,请勿用迅雷、QQ旋风等下载软件下载资源,下载后用WinRAR最新版进行解压.
  • 如果您发现内容无法下载,请稍后再次尝试;或换浏览器;或者到消费记录里找到下载记录反馈给我们.
  • 下载后发现下载的内容跟说明不相乎,请到消费记录里找到下载记录反馈给我们,经确认后退回积分.
  • 如下载前有疑问,可以通过点击"提供者"的名字,查看对方的联系方式,联系对方咨询.

相关评论

暂无评论内容.

发表评论

*快速评论: 推荐 一般 有密码 和说明不符 不是源码或资料 文件不全 不能解压 纯粹是垃圾
*内  容:
*验 证 码:
搜珍网 www.dssz.com