文件名称:FPGA_Clk
-
所属分类:
- 标签属性:
- 上传时间:2012-10-21
-
文件大小:1.4mb
-
已下载:0次
-
提 供 者:
-
相关连接:无下载说明:别用迅雷下载,失败请重下,重下不扣分!
介绍说明--下载内容来自于网络,使用问题请自行百度
基于Cyclone EP1C6240C8 FPGA的时钟产生模块。主要用于为FPGA系统其他模块产生时钟信号。采用verilog编写。
使用计时器的方式产生时钟波形。
提供对于FPGA时钟的偶数分频、奇数分频、始终脉冲宽度等功能。-Based on Cyclone EP1C6240C8 FPGA' s clock generator module. Is mainly used for the FPGA system clock signal generated in other modules. The use of the timer-generated clock waveform. To provide for the FPGA clock even sub-frequency, odd-numbered sub-frequency, pulse width is always functions.
使用计时器的方式产生时钟波形。
提供对于FPGA时钟的偶数分频、奇数分频、始终脉冲宽度等功能。-Based on Cyclone EP1C6240C8 FPGA' s clock generator module. Is mainly used for the FPGA system clock signal generated in other modules. The use of the timer-generated clock waveform. To provide for the FPGA clock even sub-frequency, odd-numbered sub-frequency, pulse width is always functions.
相关搜索: FPGA
timer vhdl
clock generator
clock signal in fpga
FPGA 时钟
clock generator vhdl
cyclone
FPGA 产生 脉冲 波形
VHDL Generator
(系统自动生成,下载前可以参看下载内容)
下载文件列表
FPGA_Clk/db/add_sub_8rh.tdf
FPGA_Clk/db/altsyncram_kso3.tdf
FPGA_Clk/db/altsyncram_qso3.tdf
FPGA_Clk/db/cmpr_j4c.tdf
FPGA_Clk/db/cmpr_l4c.tdf
FPGA_Clk/db/cmpr_n4c.tdf
FPGA_Clk/db/cntr_a4i.tdf
FPGA_Clk/db/cntr_c4i.tdf
FPGA_Clk/db/cntr_cti.tdf
FPGA_Clk/db/cntr_iti.tdf
FPGA_Clk/db/cntr_p2i.tdf
FPGA_Clk/db/cntr_umi.tdf
FPGA_Clk/db/decode_9jf.tdf
FPGA_Clk/db/FPGA_Clk.(0).cnf.cdb
FPGA_Clk/db/FPGA_Clk.(0).cnf.hdb
FPGA_Clk/db/FPGA_Clk.(1).cnf.cdb
FPGA_Clk/db/FPGA_Clk.(1).cnf.hdb
FPGA_Clk/db/FPGA_Clk.(10).cnf.cdb
FPGA_Clk/db/FPGA_Clk.(10).cnf.hdb
FPGA_Clk/db/FPGA_Clk.(11).cnf.cdb
FPGA_Clk/db/FPGA_Clk.(11).cnf.hdb
FPGA_Clk/db/FPGA_Clk.(12).cnf.cdb
FPGA_Clk/db/FPGA_Clk.(12).cnf.hdb
FPGA_Clk/db/FPGA_Clk.(13).cnf.cdb
FPGA_Clk/db/FPGA_Clk.(13).cnf.hdb
FPGA_Clk/db/FPGA_Clk.(14).cnf.cdb
FPGA_Clk/db/FPGA_Clk.(14).cnf.hdb
FPGA_Clk/db/FPGA_Clk.(15).cnf.cdb
FPGA_Clk/db/FPGA_Clk.(15).cnf.hdb
FPGA_Clk/db/FPGA_Clk.(16).cnf.cdb
FPGA_Clk/db/FPGA_Clk.(16).cnf.hdb
FPGA_Clk/db/FPGA_Clk.(17).cnf.cdb
FPGA_Clk/db/FPGA_Clk.(17).cnf.hdb
FPGA_Clk/db/FPGA_Clk.(18).cnf.cdb
FPGA_Clk/db/FPGA_Clk.(18).cnf.hdb
FPGA_Clk/db/FPGA_Clk.(19).cnf.cdb
FPGA_Clk/db/FPGA_Clk.(19).cnf.hdb
FPGA_Clk/db/FPGA_Clk.(2).cnf.cdb
FPGA_Clk/db/FPGA_Clk.(2).cnf.hdb
FPGA_Clk/db/FPGA_Clk.(20).cnf.cdb
FPGA_Clk/db/FPGA_Clk.(20).cnf.hdb
FPGA_Clk/db/FPGA_Clk.(21).cnf.cdb
FPGA_Clk/db/FPGA_Clk.(21).cnf.hdb
FPGA_Clk/db/FPGA_Clk.(22).cnf.cdb
FPGA_Clk/db/FPGA_Clk.(22).cnf.hdb
FPGA_Clk/db/FPGA_Clk.(23).cnf.cdb
FPGA_Clk/db/FPGA_Clk.(23).cnf.hdb
FPGA_Clk/db/FPGA_Clk.(24).cnf.cdb
FPGA_Clk/db/FPGA_Clk.(24).cnf.hdb
FPGA_Clk/db/FPGA_Clk.(25).cnf.cdb
FPGA_Clk/db/FPGA_Clk.(25).cnf.hdb
FPGA_Clk/db/FPGA_Clk.(26).cnf.cdb
FPGA_Clk/db/FPGA_Clk.(26).cnf.hdb
FPGA_Clk/db/FPGA_Clk.(27).cnf.cdb
FPGA_Clk/db/FPGA_Clk.(27).cnf.hdb
FPGA_Clk/db/FPGA_Clk.(28).cnf.cdb
FPGA_Clk/db/FPGA_Clk.(28).cnf.hdb
FPGA_Clk/db/FPGA_Clk.(29).cnf.cdb
FPGA_Clk/db/FPGA_Clk.(29).cnf.hdb
FPGA_Clk/db/FPGA_Clk.(3).cnf.cdb
FPGA_Clk/db/FPGA_Clk.(3).cnf.hdb
FPGA_Clk/db/FPGA_Clk.(30).cnf.cdb
FPGA_Clk/db/FPGA_Clk.(30).cnf.hdb
FPGA_Clk/db/FPGA_Clk.(31).cnf.cdb
FPGA_Clk/db/FPGA_Clk.(31).cnf.hdb
FPGA_Clk/db/FPGA_Clk.(32).cnf.cdb
FPGA_Clk/db/FPGA_Clk.(32).cnf.hdb
FPGA_Clk/db/FPGA_Clk.(33).cnf.cdb
FPGA_Clk/db/FPGA_Clk.(33).cnf.hdb
FPGA_Clk/db/FPGA_Clk.(34).cnf.cdb
FPGA_Clk/db/FPGA_Clk.(34).cnf.hdb
FPGA_Clk/db/FPGA_Clk.(35).cnf.cdb
FPGA_Clk/db/FPGA_Clk.(35).cnf.hdb
FPGA_Clk/db/FPGA_Clk.(36).cnf.cdb
FPGA_Clk/db/FPGA_Clk.(36).cnf.hdb
FPGA_Clk/db/FPGA_Clk.(37).cnf.cdb
FPGA_Clk/db/FPGA_Clk.(37).cnf.hdb
FPGA_Clk/db/FPGA_Clk.(38).cnf.cdb
FPGA_Clk/db/FPGA_Clk.(38).cnf.hdb
FPGA_Clk/db/FPGA_Clk.(39).cnf.cdb
FPGA_Clk/db/FPGA_Clk.(39).cnf.hdb
FPGA_Clk/db/FPGA_Clk.(4).cnf.cdb
FPGA_Clk/db/FPGA_Clk.(4).cnf.hdb
FPGA_Clk/db/FPGA_Clk.(40).cnf.cdb
FPGA_Clk/db/FPGA_Clk.(40).cnf.hdb
FPGA_Clk/db/FPGA_Clk.(41).cnf.cdb
FPGA_Clk/db/FPGA_Clk.(41).cnf.hdb
FPGA_Clk/db/FPGA_Clk.(42).cnf.cdb
FPGA_Clk/db/FPGA_Clk.(42).cnf.hdb
FPGA_Clk/db/FPGA_Clk.(43).cnf.cdb
FPGA_Clk/db/FPGA_Clk.(43).cnf.hdb
FPGA_Clk/db/FPGA_Clk.(44).cnf.cdb
FPGA_Clk/db/FPGA_Clk.(44).cnf.hdb
FPGA_Clk/db/FPGA_Clk.(45).cnf.cdb
FPGA_Clk/db/FPGA_Clk.(45).cnf.hdb
FPGA_Clk/db/FPGA_Clk.(46).cnf.cdb
FPGA_Clk/db/FPGA_Clk.(46).cnf.hdb
FPGA_Clk/db/FPGA_Clk.(47).cnf.cdb
FPGA_Clk/db/FPGA_Clk.(47).cnf.hdb
FPGA_Clk/db/FPGA_Clk.(48).cnf.cdb
FPGA_Clk/db/FPGA_Clk.(48).cnf.hdb
FPGA_Clk/db/FPGA_Clk.(49).cnf.cdb
FPGA_Clk/db/FPGA_Clk.(49).cnf.hdb
FPGA_Clk/db/FPGA_Clk.(5).cnf.cdb
FPGA_Clk/db/FPGA_Clk.(5).cnf.hdb
FPGA_Clk/db/FPGA_Clk.(50).cnf.cdb
FPGA_Clk/db/FPGA_Clk.(50).cnf.hdb
FPGA_Clk/db/FPGA_Clk.(51).cnf.cdb
FPGA_Clk/db/FPGA_Clk.(51).cnf.hdb
FPGA_Clk/db/FPGA_Clk.(52).cnf.cdb
FPGA_Clk/db/FPGA_Clk.(52).cnf.hdb
FPGA_Clk/db/FPGA_Clk.(53).cnf.cdb
FPGA_Clk/db/FPGA_Clk.(53).cnf.hdb
FPGA_Clk/db/FPGA_Clk.(54).cnf.cdb
FPGA_Clk/db/FPGA_Clk.(54).cnf.hdb
FPGA_Clk/db/FPGA_Clk.(55).cnf.cdb
FPGA_Clk/db/FPGA_Clk.(55).cnf.hdb
FPGA_Clk/db/FPGA_Clk.(56).cnf.cdb
FPGA_Clk/db/FPGA_Clk.(56).cnf.hdb
FPGA_Clk/db/FPGA_Clk.(57).cnf.cdb
FPGA_Clk/db/FPGA_Clk.(57).cnf.hdb
FPGA_Clk/db/FPGA_Clk.(58).cnf.cdb
FPGA_Clk/db/FPGA_Clk.(58).cnf.hdb
FPGA_Clk/db/FPGA_Clk.(59).cnf.cdb
FPGA_Clk/db/FPGA_Clk.(59).cnf.hdb
FPGA_Clk/db/FPGA_Clk.(6).cnf.cdb
FPGA_Clk/db/FPGA_Clk.(6).cnf.hdb
FPGA_Clk/db/FPGA_Clk.(60).cnf.cdb
FPGA_Clk/db/FPGA_Clk.(60).cnf.hdb
FPGA_Clk/db/FPGA_Clk.(61).cnf.cdb
FPGA_Clk/db/FPGA_Clk.(61).cnf.hdb
FPGA_Clk/db/FPGA_Clk.(62).cnf.cdb
FPGA_Clk/db/FPGA_Clk.(62).cnf.hdb
FPGA_Clk/db/FPGA_Clk.(63).cnf.cdb
FPGA_Clk/db/FPGA_Clk.(63).cnf.hdb
FPGA_Clk/db/FPGA_Clk.(64).cnf.cdb
FPGA_Clk/db/FPGA_Clk.(64).cnf.hdb
FPGA_Clk/db/FPGA_Clk.(65).cnf.cdb
FPGA_Clk/db/FPGA_Clk.(65).cnf.hdb
FPGA_Clk/db/FPGA_Clk.(7).cnf.cdb
FPGA_Clk/db/FPGA_Clk.(7).cnf.hdb
FPGA_Clk/db/FPGA_Clk.(8).cnf.cdb
FPGA_Clk/db/FPGA_Clk.(8).cnf.hdb
FPGA_Clk/db/FPGA_Clk.(9).cnf.cdb
FPGA_Clk/db/FPGA_Clk.(9).cnf.hdb
FPGA_Clk/db/FPGA_Clk.asm.qmsg
FPGA_Clk/db/FPGA_Clk.cbx.xml
FPGA_Clk/db/FPGA_Clk.cmp.bpm
FPGA_Clk/db/FPGA_Clk.cmp.cdb
FPGA_Clk/db/FPGA_Clk.cmp.ecobp
FPGA_Clk/db/FPGA_Clk.cmp.hdb
FPGA_Clk/db/FPGA_Clk.cmp.kpt
FPGA_Clk/db/FPGA_Clk.cmp.logdb
FPGA_Clk/db/FPGA_Clk.cmp.rdb
FPGA_Clk/db/FPGA_Clk.cmp.tdb
FPGA_Clk/db/F
FPGA_Clk/db/altsyncram_kso3.tdf
FPGA_Clk/db/altsyncram_qso3.tdf
FPGA_Clk/db/cmpr_j4c.tdf
FPGA_Clk/db/cmpr_l4c.tdf
FPGA_Clk/db/cmpr_n4c.tdf
FPGA_Clk/db/cntr_a4i.tdf
FPGA_Clk/db/cntr_c4i.tdf
FPGA_Clk/db/cntr_cti.tdf
FPGA_Clk/db/cntr_iti.tdf
FPGA_Clk/db/cntr_p2i.tdf
FPGA_Clk/db/cntr_umi.tdf
FPGA_Clk/db/decode_9jf.tdf
FPGA_Clk/db/FPGA_Clk.(0).cnf.cdb
FPGA_Clk/db/FPGA_Clk.(0).cnf.hdb
FPGA_Clk/db/FPGA_Clk.(1).cnf.cdb
FPGA_Clk/db/FPGA_Clk.(1).cnf.hdb
FPGA_Clk/db/FPGA_Clk.(10).cnf.cdb
FPGA_Clk/db/FPGA_Clk.(10).cnf.hdb
FPGA_Clk/db/FPGA_Clk.(11).cnf.cdb
FPGA_Clk/db/FPGA_Clk.(11).cnf.hdb
FPGA_Clk/db/FPGA_Clk.(12).cnf.cdb
FPGA_Clk/db/FPGA_Clk.(12).cnf.hdb
FPGA_Clk/db/FPGA_Clk.(13).cnf.cdb
FPGA_Clk/db/FPGA_Clk.(13).cnf.hdb
FPGA_Clk/db/FPGA_Clk.(14).cnf.cdb
FPGA_Clk/db/FPGA_Clk.(14).cnf.hdb
FPGA_Clk/db/FPGA_Clk.(15).cnf.cdb
FPGA_Clk/db/FPGA_Clk.(15).cnf.hdb
FPGA_Clk/db/FPGA_Clk.(16).cnf.cdb
FPGA_Clk/db/FPGA_Clk.(16).cnf.hdb
FPGA_Clk/db/FPGA_Clk.(17).cnf.cdb
FPGA_Clk/db/FPGA_Clk.(17).cnf.hdb
FPGA_Clk/db/FPGA_Clk.(18).cnf.cdb
FPGA_Clk/db/FPGA_Clk.(18).cnf.hdb
FPGA_Clk/db/FPGA_Clk.(19).cnf.cdb
FPGA_Clk/db/FPGA_Clk.(19).cnf.hdb
FPGA_Clk/db/FPGA_Clk.(2).cnf.cdb
FPGA_Clk/db/FPGA_Clk.(2).cnf.hdb
FPGA_Clk/db/FPGA_Clk.(20).cnf.cdb
FPGA_Clk/db/FPGA_Clk.(20).cnf.hdb
FPGA_Clk/db/FPGA_Clk.(21).cnf.cdb
FPGA_Clk/db/FPGA_Clk.(21).cnf.hdb
FPGA_Clk/db/FPGA_Clk.(22).cnf.cdb
FPGA_Clk/db/FPGA_Clk.(22).cnf.hdb
FPGA_Clk/db/FPGA_Clk.(23).cnf.cdb
FPGA_Clk/db/FPGA_Clk.(23).cnf.hdb
FPGA_Clk/db/FPGA_Clk.(24).cnf.cdb
FPGA_Clk/db/FPGA_Clk.(24).cnf.hdb
FPGA_Clk/db/FPGA_Clk.(25).cnf.cdb
FPGA_Clk/db/FPGA_Clk.(25).cnf.hdb
FPGA_Clk/db/FPGA_Clk.(26).cnf.cdb
FPGA_Clk/db/FPGA_Clk.(26).cnf.hdb
FPGA_Clk/db/FPGA_Clk.(27).cnf.cdb
FPGA_Clk/db/FPGA_Clk.(27).cnf.hdb
FPGA_Clk/db/FPGA_Clk.(28).cnf.cdb
FPGA_Clk/db/FPGA_Clk.(28).cnf.hdb
FPGA_Clk/db/FPGA_Clk.(29).cnf.cdb
FPGA_Clk/db/FPGA_Clk.(29).cnf.hdb
FPGA_Clk/db/FPGA_Clk.(3).cnf.cdb
FPGA_Clk/db/FPGA_Clk.(3).cnf.hdb
FPGA_Clk/db/FPGA_Clk.(30).cnf.cdb
FPGA_Clk/db/FPGA_Clk.(30).cnf.hdb
FPGA_Clk/db/FPGA_Clk.(31).cnf.cdb
FPGA_Clk/db/FPGA_Clk.(31).cnf.hdb
FPGA_Clk/db/FPGA_Clk.(32).cnf.cdb
FPGA_Clk/db/FPGA_Clk.(32).cnf.hdb
FPGA_Clk/db/FPGA_Clk.(33).cnf.cdb
FPGA_Clk/db/FPGA_Clk.(33).cnf.hdb
FPGA_Clk/db/FPGA_Clk.(34).cnf.cdb
FPGA_Clk/db/FPGA_Clk.(34).cnf.hdb
FPGA_Clk/db/FPGA_Clk.(35).cnf.cdb
FPGA_Clk/db/FPGA_Clk.(35).cnf.hdb
FPGA_Clk/db/FPGA_Clk.(36).cnf.cdb
FPGA_Clk/db/FPGA_Clk.(36).cnf.hdb
FPGA_Clk/db/FPGA_Clk.(37).cnf.cdb
FPGA_Clk/db/FPGA_Clk.(37).cnf.hdb
FPGA_Clk/db/FPGA_Clk.(38).cnf.cdb
FPGA_Clk/db/FPGA_Clk.(38).cnf.hdb
FPGA_Clk/db/FPGA_Clk.(39).cnf.cdb
FPGA_Clk/db/FPGA_Clk.(39).cnf.hdb
FPGA_Clk/db/FPGA_Clk.(4).cnf.cdb
FPGA_Clk/db/FPGA_Clk.(4).cnf.hdb
FPGA_Clk/db/FPGA_Clk.(40).cnf.cdb
FPGA_Clk/db/FPGA_Clk.(40).cnf.hdb
FPGA_Clk/db/FPGA_Clk.(41).cnf.cdb
FPGA_Clk/db/FPGA_Clk.(41).cnf.hdb
FPGA_Clk/db/FPGA_Clk.(42).cnf.cdb
FPGA_Clk/db/FPGA_Clk.(42).cnf.hdb
FPGA_Clk/db/FPGA_Clk.(43).cnf.cdb
FPGA_Clk/db/FPGA_Clk.(43).cnf.hdb
FPGA_Clk/db/FPGA_Clk.(44).cnf.cdb
FPGA_Clk/db/FPGA_Clk.(44).cnf.hdb
FPGA_Clk/db/FPGA_Clk.(45).cnf.cdb
FPGA_Clk/db/FPGA_Clk.(45).cnf.hdb
FPGA_Clk/db/FPGA_Clk.(46).cnf.cdb
FPGA_Clk/db/FPGA_Clk.(46).cnf.hdb
FPGA_Clk/db/FPGA_Clk.(47).cnf.cdb
FPGA_Clk/db/FPGA_Clk.(47).cnf.hdb
FPGA_Clk/db/FPGA_Clk.(48).cnf.cdb
FPGA_Clk/db/FPGA_Clk.(48).cnf.hdb
FPGA_Clk/db/FPGA_Clk.(49).cnf.cdb
FPGA_Clk/db/FPGA_Clk.(49).cnf.hdb
FPGA_Clk/db/FPGA_Clk.(5).cnf.cdb
FPGA_Clk/db/FPGA_Clk.(5).cnf.hdb
FPGA_Clk/db/FPGA_Clk.(50).cnf.cdb
FPGA_Clk/db/FPGA_Clk.(50).cnf.hdb
FPGA_Clk/db/FPGA_Clk.(51).cnf.cdb
FPGA_Clk/db/FPGA_Clk.(51).cnf.hdb
FPGA_Clk/db/FPGA_Clk.(52).cnf.cdb
FPGA_Clk/db/FPGA_Clk.(52).cnf.hdb
FPGA_Clk/db/FPGA_Clk.(53).cnf.cdb
FPGA_Clk/db/FPGA_Clk.(53).cnf.hdb
FPGA_Clk/db/FPGA_Clk.(54).cnf.cdb
FPGA_Clk/db/FPGA_Clk.(54).cnf.hdb
FPGA_Clk/db/FPGA_Clk.(55).cnf.cdb
FPGA_Clk/db/FPGA_Clk.(55).cnf.hdb
FPGA_Clk/db/FPGA_Clk.(56).cnf.cdb
FPGA_Clk/db/FPGA_Clk.(56).cnf.hdb
FPGA_Clk/db/FPGA_Clk.(57).cnf.cdb
FPGA_Clk/db/FPGA_Clk.(57).cnf.hdb
FPGA_Clk/db/FPGA_Clk.(58).cnf.cdb
FPGA_Clk/db/FPGA_Clk.(58).cnf.hdb
FPGA_Clk/db/FPGA_Clk.(59).cnf.cdb
FPGA_Clk/db/FPGA_Clk.(59).cnf.hdb
FPGA_Clk/db/FPGA_Clk.(6).cnf.cdb
FPGA_Clk/db/FPGA_Clk.(6).cnf.hdb
FPGA_Clk/db/FPGA_Clk.(60).cnf.cdb
FPGA_Clk/db/FPGA_Clk.(60).cnf.hdb
FPGA_Clk/db/FPGA_Clk.(61).cnf.cdb
FPGA_Clk/db/FPGA_Clk.(61).cnf.hdb
FPGA_Clk/db/FPGA_Clk.(62).cnf.cdb
FPGA_Clk/db/FPGA_Clk.(62).cnf.hdb
FPGA_Clk/db/FPGA_Clk.(63).cnf.cdb
FPGA_Clk/db/FPGA_Clk.(63).cnf.hdb
FPGA_Clk/db/FPGA_Clk.(64).cnf.cdb
FPGA_Clk/db/FPGA_Clk.(64).cnf.hdb
FPGA_Clk/db/FPGA_Clk.(65).cnf.cdb
FPGA_Clk/db/FPGA_Clk.(65).cnf.hdb
FPGA_Clk/db/FPGA_Clk.(7).cnf.cdb
FPGA_Clk/db/FPGA_Clk.(7).cnf.hdb
FPGA_Clk/db/FPGA_Clk.(8).cnf.cdb
FPGA_Clk/db/FPGA_Clk.(8).cnf.hdb
FPGA_Clk/db/FPGA_Clk.(9).cnf.cdb
FPGA_Clk/db/FPGA_Clk.(9).cnf.hdb
FPGA_Clk/db/FPGA_Clk.asm.qmsg
FPGA_Clk/db/FPGA_Clk.cbx.xml
FPGA_Clk/db/FPGA_Clk.cmp.bpm
FPGA_Clk/db/FPGA_Clk.cmp.cdb
FPGA_Clk/db/FPGA_Clk.cmp.ecobp
FPGA_Clk/db/FPGA_Clk.cmp.hdb
FPGA_Clk/db/FPGA_Clk.cmp.kpt
FPGA_Clk/db/FPGA_Clk.cmp.logdb
FPGA_Clk/db/FPGA_Clk.cmp.rdb
FPGA_Clk/db/FPGA_Clk.cmp.tdb
FPGA_Clk/db/F
本网站为编程资源及源代码搜集、介绍的搜索网站,版权归原作者所有! 粤ICP备11031372号
1999-2046 搜珍网 All Rights Reserved.