文件名称:Verilog-HDL
-
所属分类:
- 标签属性:
- 上传时间:2012-10-22
-
文件大小:752.78kb
-
已下载:0次
-
提 供 者:
-
相关连接:无下载说明:别用迅雷下载,失败请重下,重下不扣分!
介绍说明--下载内容来自于网络,使用问题请自行百度
《Verilog-HDL实践与应用系统设计》一书中的光盘源文件- Verilog-HDL practice and application of system design, a book on CD-ROM source file
相关搜索: verilog hdl
Verilog-HDL
(系统自动生成,下载前可以参看下载内容)
下载文件列表
Verilog-HDL实践与应用系统设计/chap 01/exp1-1.v
Verilog-HDL实践与应用系统设计/chap 01/exp1-2.v
Verilog-HDL实践与应用系统设计/chap 01/exp1-3.v
Verilog-HDL实践与应用系统设计/chap 01/exp1-4.v
Verilog-HDL实践与应用系统设计/chap 01/exp1-5.v
Verilog-HDL实践与应用系统设计/chap 01/exp1-6.v
Verilog-HDL实践与应用系统设计/chap 01/exp1-7.v
Verilog-HDL实践与应用系统设计/chap 01/exp1-8.v
Verilog-HDL实践与应用系统设计/chap 01
Verilog-HDL实践与应用系统设计/chap 02/and2.tst
Verilog-HDL实践与应用系统设计/chap 02/AND2.v
Verilog-HDL实践与应用系统设计/chap 02
Verilog-HDL实践与应用系统设计/chap 03/exp3-01.v
Verilog-HDL实践与应用系统设计/chap 03/exp3-02.v
Verilog-HDL实践与应用系统设计/chap 03/exp3-03.v
Verilog-HDL实践与应用系统设计/chap 03/exp3-04.v
Verilog-HDL实践与应用系统设计/chap 03/exp3-05.v
Verilog-HDL实践与应用系统设计/chap 03/exp3-06.v
Verilog-HDL实践与应用系统设计/chap 03/exp3-07.v
Verilog-HDL实践与应用系统设计/chap 03/exp3-08.v
Verilog-HDL实践与应用系统设计/chap 03/exp3-09.v
Verilog-HDL实践与应用系统设计/chap 03/exp3-10.v
Verilog-HDL实践与应用系统设计/chap 03/exp3-11.v
Verilog-HDL实践与应用系统设计/chap 03/exp3-12.v
Verilog-HDL实践与应用系统设计/chap 03/exp3-13.tst
Verilog-HDL实践与应用系统设计/chap 03/exp3-14.tst
Verilog-HDL实践与应用系统设计/chap 03/exp3-15.v
Verilog-HDL实践与应用系统设计/chap 03/exp3-16.v
Verilog-HDL实践与应用系统设计/chap 03/exp3-17.tst
Verilog-HDL实践与应用系统设计/chap 03/exp3-18.v
Verilog-HDL实践与应用系统设计/chap 03/exp3-19.v
Verilog-HDL实践与应用系统设计/chap 03/exp3-20.tst
Verilog-HDL实践与应用系统设计/chap 03/exp3-21.v
Verilog-HDL实践与应用系统设计/chap 03/exp3-22.tst
Verilog-HDL实践与应用系统设计/chap 03
Verilog-HDL实践与应用系统设计/chap 04/exp4-01.v
Verilog-HDL实践与应用系统设计/chap 04/exp4-02.tst
Verilog-HDL实践与应用系统设计/chap 04/exp4-03.v
Verilog-HDL实践与应用系统设计/chap 04/exp4-04.tst
Verilog-HDL实践与应用系统设计/chap 04/exp4-05.v
Verilog-HDL实践与应用系统设计/chap 04/exp4-06.tst
Verilog-HDL实践与应用系统设计/chap 04/exp4-07.v
Verilog-HDL实践与应用系统设计/chap 04/exp4-08.tst
Verilog-HDL实践与应用系统设计/chap 04/exp4-09.v
Verilog-HDL实践与应用系统设计/chap 04/exp4-10.tst
Verilog-HDL实践与应用系统设计/chap 04/exp4-11.v
Verilog-HDL实践与应用系统设计/chap 04/exp4-12.tst
Verilog-HDL实践与应用系统设计/chap 04/exp4-13.v
Verilog-HDL实践与应用系统设计/chap 04/exp4-14.tst
Verilog-HDL实践与应用系统设计/chap 04/exp4-15.v
Verilog-HDL实践与应用系统设计/chap 04/exp4-16.tst
Verilog-HDL实践与应用系统设计/chap 04
Verilog-HDL实践与应用系统设计/chap 05/exp5-01.v
Verilog-HDL实践与应用系统设计/chap 05/exp5-02.tst
Verilog-HDL实践与应用系统设计/chap 05/exp5-03.v
Verilog-HDL实践与应用系统设计/chap 05/exp5-04.tst
Verilog-HDL实践与应用系统设计/chap 05/exp5-05.v
Verilog-HDL实践与应用系统设计/chap 05/exp5-06.tst
Verilog-HDL实践与应用系统设计/chap 05/exp5-07.v
Verilog-HDL实践与应用系统设计/chap 05/exp5-08.tst
Verilog-HDL实践与应用系统设计/chap 05/exp5-09.v
Verilog-HDL实践与应用系统设计/chap 05/exp5-10.tst
Verilog-HDL实践与应用系统设计/chap 05/exp5-11.v
Verilog-HDL实践与应用系统设计/chap 05/exp5-12.tst
Verilog-HDL实践与应用系统设计/chap 05/exp5-13.v
Verilog-HDL实践与应用系统设计/chap 05/exp5-14.tst
Verilog-HDL实践与应用系统设计/chap 05/exp5-15.v
Verilog-HDL实践与应用系统设计/chap 05/exp5-16.tst
Verilog-HDL实践与应用系统设计/chap 05
Verilog-HDL实践与应用系统设计/chap 06/16进制计数器下载文件/hdl/Fg5-09.v
Verilog-HDL实践与应用系统设计/chap 06/16进制计数器下载文件/hdl/Fg5-10.tst
Verilog-HDL实践与应用系统设计/chap 06/16进制计数器下载文件/hdl/test/automake.log
Verilog-HDL实践与应用系统设计/chap 06/16进制计数器下载文件/hdl/test/chkdate.err
Verilog-HDL实践与应用系统设计/chap 06/16进制计数器下载文件/hdl/test/CNT4.bld
Verilog-HDL实践与应用系统设计/chap 06/16进制计数器下载文件/hdl/test/CNT4.cel
Verilog-HDL实践与应用系统设计/chap 06/16进制计数器下载文件/hdl/test/CNT4.gyd
Verilog-HDL实践与应用系统设计/chap 06/16进制计数器下载文件/hdl/test/CNT4.jed
Verilog-HDL实践与应用系统设计/chap 06/16进制计数器下载文件/hdl/test/CNT4.mfd
Verilog-HDL实践与应用系统设计/chap 06/16进制计数器下载文件/hdl/test/CNT4.ngc
Verilog-HDL实践与应用系统设计/chap 06/16进制计数器下载文件/hdl/test/CNT4.ngd
Verilog-HDL实践与应用系统设计/chap 06/16进制计数器下载文件/hdl/test/CNT4.pnx
Verilog-HDL实践与应用系统设计/chap 06/16进制计数器下载文件/hdl/test/CNT4.prj
Verilog-HDL实践与应用系统设计/chap 06/16进制计数器下载文件/hdl/test/CNT4.rpt
Verilog-HDL实践与应用系统设计/chap 06/16进制计数器下载文件/hdl/test/CNT4.syr
Verilog-HDL实践与应用系统设计/chap 06/16进制计数器下载文件/hdl/test/CNT4.ucf
Verilog-HDL实践与应用系统设计/chap 06/16进制计数器下载文件/hdl/test/CNT4.vm6
Verilog-HDL实践与应用系统设计/chap 06/16进制计数器下载文件/hdl/test/CNT4.xst
Verilog-HDL实践与应用系统设计/chap 06/16进制计数器下载文件/hdl/test/CNT4._lcr
Verilog-HDL实践与应用系统设计/chap 06/16进制计数器下载文件/hdl/test/CNT4._prj
Verilog-HDL实践与应用系统设计/chap 06/16进制计数器下载文件/hdl/test/CNT4_ngdbuild.nav
Verilog-HDL实践与应用系统设计/chap 06/16进制计数器下载文件/hdl/test/Fg5-09.jhd
Verilog-HDL实践与应用系统设计/chap 06/16进制计数器下载文件/hdl/test/last_used.ngd
Verilog-HDL实践与应用系统设计/chap 06/16进制计数器下载文件/hdl/test/last_used.ucf
Verilog-HDL实践与应用系统设计/chap 06/16进制计数器下载文件/hdl/test/ngdbuild.rsp
Verilog-HDL实践与应用系统设计/chap 06/16进制计数器下载文件/hdl/test/test.jid
Verilog-HDL实践与应用系统设计/chap 06/16进制计数器下载文件/hdl/test/test.npl
Verilog-HDL实践与应用系统设计/chap 06/16进制计数器下载文件/hdl/test/test.ptf
Verilog-HDL实践与应用系统设计/chap 06/16进制计数器下载文件/hdl/test/tmperr.err
Verilog-HDL实践与应用系统设计/chap 06/16进制计数器下载文件/hdl/test/_chipview.pl
Verilog-HDL实践与应用系统设计/chap 06/16进制计数器下载文件/hdl/test/_cnstrts.pl
Verilog-HDL实践与应用系统设计/chap 06/16进制计数器下载文件/hdl/test/_cpldfit.rsp
Verilog-HDL实践与应用系统设计/chap 06/16进制计数器下载文件/hdl/test/_cpldfit.tcl
Verilog-HDL实践与应用系统设计/chap 06/16进制计数器下载文件/hdl/test/_editucf.err
Verilog-HDL实践与应用系统设计/chap 06/16进制计数器下载文件/hdl/test/_editucf.rsp
Verilog-HDL实践与应用系统设计/chap 06/16进制计数器下载文件/hdl/test/_editucf_exewrap.rsp
Verilog-HDL实践与应用系统设计/chap 06/16进制计数器下载文件/hdl/test/_impact.log
Verilog-HDL实践与应用系统设计/chap 06/16进制计数器下载文件/hdl/test/_lockpins.tcl
Verilog-HDL实践与应用系统设计/chap 06/16进制计数器下载文件/hdl/test/_ngdbld.rsp
Verilog-HDL实践与应用系统设计/chap 06/16进制计数器下载文件/hdl/test/_ngo/netlist.lst
Verilog
Verilog-HDL实践与应用系统设计/chap 01/exp1-2.v
Verilog-HDL实践与应用系统设计/chap 01/exp1-3.v
Verilog-HDL实践与应用系统设计/chap 01/exp1-4.v
Verilog-HDL实践与应用系统设计/chap 01/exp1-5.v
Verilog-HDL实践与应用系统设计/chap 01/exp1-6.v
Verilog-HDL实践与应用系统设计/chap 01/exp1-7.v
Verilog-HDL实践与应用系统设计/chap 01/exp1-8.v
Verilog-HDL实践与应用系统设计/chap 01
Verilog-HDL实践与应用系统设计/chap 02/and2.tst
Verilog-HDL实践与应用系统设计/chap 02/AND2.v
Verilog-HDL实践与应用系统设计/chap 02
Verilog-HDL实践与应用系统设计/chap 03/exp3-01.v
Verilog-HDL实践与应用系统设计/chap 03/exp3-02.v
Verilog-HDL实践与应用系统设计/chap 03/exp3-03.v
Verilog-HDL实践与应用系统设计/chap 03/exp3-04.v
Verilog-HDL实践与应用系统设计/chap 03/exp3-05.v
Verilog-HDL实践与应用系统设计/chap 03/exp3-06.v
Verilog-HDL实践与应用系统设计/chap 03/exp3-07.v
Verilog-HDL实践与应用系统设计/chap 03/exp3-08.v
Verilog-HDL实践与应用系统设计/chap 03/exp3-09.v
Verilog-HDL实践与应用系统设计/chap 03/exp3-10.v
Verilog-HDL实践与应用系统设计/chap 03/exp3-11.v
Verilog-HDL实践与应用系统设计/chap 03/exp3-12.v
Verilog-HDL实践与应用系统设计/chap 03/exp3-13.tst
Verilog-HDL实践与应用系统设计/chap 03/exp3-14.tst
Verilog-HDL实践与应用系统设计/chap 03/exp3-15.v
Verilog-HDL实践与应用系统设计/chap 03/exp3-16.v
Verilog-HDL实践与应用系统设计/chap 03/exp3-17.tst
Verilog-HDL实践与应用系统设计/chap 03/exp3-18.v
Verilog-HDL实践与应用系统设计/chap 03/exp3-19.v
Verilog-HDL实践与应用系统设计/chap 03/exp3-20.tst
Verilog-HDL实践与应用系统设计/chap 03/exp3-21.v
Verilog-HDL实践与应用系统设计/chap 03/exp3-22.tst
Verilog-HDL实践与应用系统设计/chap 03
Verilog-HDL实践与应用系统设计/chap 04/exp4-01.v
Verilog-HDL实践与应用系统设计/chap 04/exp4-02.tst
Verilog-HDL实践与应用系统设计/chap 04/exp4-03.v
Verilog-HDL实践与应用系统设计/chap 04/exp4-04.tst
Verilog-HDL实践与应用系统设计/chap 04/exp4-05.v
Verilog-HDL实践与应用系统设计/chap 04/exp4-06.tst
Verilog-HDL实践与应用系统设计/chap 04/exp4-07.v
Verilog-HDL实践与应用系统设计/chap 04/exp4-08.tst
Verilog-HDL实践与应用系统设计/chap 04/exp4-09.v
Verilog-HDL实践与应用系统设计/chap 04/exp4-10.tst
Verilog-HDL实践与应用系统设计/chap 04/exp4-11.v
Verilog-HDL实践与应用系统设计/chap 04/exp4-12.tst
Verilog-HDL实践与应用系统设计/chap 04/exp4-13.v
Verilog-HDL实践与应用系统设计/chap 04/exp4-14.tst
Verilog-HDL实践与应用系统设计/chap 04/exp4-15.v
Verilog-HDL实践与应用系统设计/chap 04/exp4-16.tst
Verilog-HDL实践与应用系统设计/chap 04
Verilog-HDL实践与应用系统设计/chap 05/exp5-01.v
Verilog-HDL实践与应用系统设计/chap 05/exp5-02.tst
Verilog-HDL实践与应用系统设计/chap 05/exp5-03.v
Verilog-HDL实践与应用系统设计/chap 05/exp5-04.tst
Verilog-HDL实践与应用系统设计/chap 05/exp5-05.v
Verilog-HDL实践与应用系统设计/chap 05/exp5-06.tst
Verilog-HDL实践与应用系统设计/chap 05/exp5-07.v
Verilog-HDL实践与应用系统设计/chap 05/exp5-08.tst
Verilog-HDL实践与应用系统设计/chap 05/exp5-09.v
Verilog-HDL实践与应用系统设计/chap 05/exp5-10.tst
Verilog-HDL实践与应用系统设计/chap 05/exp5-11.v
Verilog-HDL实践与应用系统设计/chap 05/exp5-12.tst
Verilog-HDL实践与应用系统设计/chap 05/exp5-13.v
Verilog-HDL实践与应用系统设计/chap 05/exp5-14.tst
Verilog-HDL实践与应用系统设计/chap 05/exp5-15.v
Verilog-HDL实践与应用系统设计/chap 05/exp5-16.tst
Verilog-HDL实践与应用系统设计/chap 05
Verilog-HDL实践与应用系统设计/chap 06/16进制计数器下载文件/hdl/Fg5-09.v
Verilog-HDL实践与应用系统设计/chap 06/16进制计数器下载文件/hdl/Fg5-10.tst
Verilog-HDL实践与应用系统设计/chap 06/16进制计数器下载文件/hdl/test/automake.log
Verilog-HDL实践与应用系统设计/chap 06/16进制计数器下载文件/hdl/test/chkdate.err
Verilog-HDL实践与应用系统设计/chap 06/16进制计数器下载文件/hdl/test/CNT4.bld
Verilog-HDL实践与应用系统设计/chap 06/16进制计数器下载文件/hdl/test/CNT4.cel
Verilog-HDL实践与应用系统设计/chap 06/16进制计数器下载文件/hdl/test/CNT4.gyd
Verilog-HDL实践与应用系统设计/chap 06/16进制计数器下载文件/hdl/test/CNT4.jed
Verilog-HDL实践与应用系统设计/chap 06/16进制计数器下载文件/hdl/test/CNT4.mfd
Verilog-HDL实践与应用系统设计/chap 06/16进制计数器下载文件/hdl/test/CNT4.ngc
Verilog-HDL实践与应用系统设计/chap 06/16进制计数器下载文件/hdl/test/CNT4.ngd
Verilog-HDL实践与应用系统设计/chap 06/16进制计数器下载文件/hdl/test/CNT4.pnx
Verilog-HDL实践与应用系统设计/chap 06/16进制计数器下载文件/hdl/test/CNT4.prj
Verilog-HDL实践与应用系统设计/chap 06/16进制计数器下载文件/hdl/test/CNT4.rpt
Verilog-HDL实践与应用系统设计/chap 06/16进制计数器下载文件/hdl/test/CNT4.syr
Verilog-HDL实践与应用系统设计/chap 06/16进制计数器下载文件/hdl/test/CNT4.ucf
Verilog-HDL实践与应用系统设计/chap 06/16进制计数器下载文件/hdl/test/CNT4.vm6
Verilog-HDL实践与应用系统设计/chap 06/16进制计数器下载文件/hdl/test/CNT4.xst
Verilog-HDL实践与应用系统设计/chap 06/16进制计数器下载文件/hdl/test/CNT4._lcr
Verilog-HDL实践与应用系统设计/chap 06/16进制计数器下载文件/hdl/test/CNT4._prj
Verilog-HDL实践与应用系统设计/chap 06/16进制计数器下载文件/hdl/test/CNT4_ngdbuild.nav
Verilog-HDL实践与应用系统设计/chap 06/16进制计数器下载文件/hdl/test/Fg5-09.jhd
Verilog-HDL实践与应用系统设计/chap 06/16进制计数器下载文件/hdl/test/last_used.ngd
Verilog-HDL实践与应用系统设计/chap 06/16进制计数器下载文件/hdl/test/last_used.ucf
Verilog-HDL实践与应用系统设计/chap 06/16进制计数器下载文件/hdl/test/ngdbuild.rsp
Verilog-HDL实践与应用系统设计/chap 06/16进制计数器下载文件/hdl/test/test.jid
Verilog-HDL实践与应用系统设计/chap 06/16进制计数器下载文件/hdl/test/test.npl
Verilog-HDL实践与应用系统设计/chap 06/16进制计数器下载文件/hdl/test/test.ptf
Verilog-HDL实践与应用系统设计/chap 06/16进制计数器下载文件/hdl/test/tmperr.err
Verilog-HDL实践与应用系统设计/chap 06/16进制计数器下载文件/hdl/test/_chipview.pl
Verilog-HDL实践与应用系统设计/chap 06/16进制计数器下载文件/hdl/test/_cnstrts.pl
Verilog-HDL实践与应用系统设计/chap 06/16进制计数器下载文件/hdl/test/_cpldfit.rsp
Verilog-HDL实践与应用系统设计/chap 06/16进制计数器下载文件/hdl/test/_cpldfit.tcl
Verilog-HDL实践与应用系统设计/chap 06/16进制计数器下载文件/hdl/test/_editucf.err
Verilog-HDL实践与应用系统设计/chap 06/16进制计数器下载文件/hdl/test/_editucf.rsp
Verilog-HDL实践与应用系统设计/chap 06/16进制计数器下载文件/hdl/test/_editucf_exewrap.rsp
Verilog-HDL实践与应用系统设计/chap 06/16进制计数器下载文件/hdl/test/_impact.log
Verilog-HDL实践与应用系统设计/chap 06/16进制计数器下载文件/hdl/test/_lockpins.tcl
Verilog-HDL实践与应用系统设计/chap 06/16进制计数器下载文件/hdl/test/_ngdbld.rsp
Verilog-HDL实践与应用系统设计/chap 06/16进制计数器下载文件/hdl/test/_ngo/netlist.lst
Verilog
本网站为编程资源及源代码搜集、介绍的搜索网站,版权归原作者所有! 粤ICP备11031372号
1999-2046 搜珍网 All Rights Reserved.