CDN加速镜像 | 设为首页 | 加入收藏夹
登陆 | 会员注册
当前位置： 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程
收藏

文件名称:FPGA--DSP

  • 所属分类：
    VHDL-FPGA-Verilog
  • 标签属性：
    [VHDL] [源码]
  • 上传时间：
    2012-11-07
  • 文件大小：
    3.7mb
  • 已下载：
    0次
  • 提 供 者：
    于****
  • 相关连接：
    无
  • 下载说明：
    别用迅雷下载，失败请重下，重下不扣分！
修正介绍说明

介绍说明－－下载内容来自于网络，使用问题请自行百度

FPGA数字信号处理实现原理及方法 配套光盘的全部内容 含书中所有源码-FPGA digital signal processing to achieve the principles and methods supporting the entire contents of the CD-ROM containing all the source code of the book
(系统自动生成,下载前可以参看下载内容)

下载文件列表

FPGA数字信号处理实现原理及方法/dsp48e_application/accumulator_96bit_tb.vhd
FPGA数字信号处理实现原理及方法/dsp48e_application/addaccum96.v
FPGA数字信号处理实现原理及方法/dsp48e_application/addaccum96.vhd
FPGA数字信号处理实现原理及方法/dsp48e_application/mult59x59.v
FPGA数字信号处理实现原理及方法/dsp48e_application/mult59x59.vhd
FPGA数字信号处理实现原理及方法/dsp48e_application/mult59x59_tb.v
FPGA数字信号处理实现原理及方法/dsp48e_application/PolyDecFilter.zip
FPGA数字信号处理实现原理及方法/dsp48e_application/PolyIntrpFilter.zip
FPGA数字信号处理实现原理及方法/dsp48e_application/README.txt
FPGA数字信号处理实现原理及方法/dsp48e_application/test/abs24_test.v
FPGA数字信号处理实现原理及方法/dsp48e_application/test/accum48_test.v
FPGA数字信号处理实现原理及方法/dsp48e_application/test/add4_46_test.v
FPGA数字信号处理实现原理及方法/dsp48e_application/test/addsub48_test.v
FPGA数字信号处理实现原理及方法/dsp48e_application/test/addsub96_test.v
FPGA数字信号处理实现原理及方法/dsp48e_application/test/autoreset_pd_test.v
FPGA数字信号处理实现原理及方法/dsp48e_application/test/barrelshifter_18bit_test.v
FPGA数字信号处理实现原理及方法/dsp48e_application/test/cntr_load_test.v
FPGA数字信号处理实现原理及方法/dsp48e_application/test/comp_mult_pipe_test.v
FPGA数字信号处理实现原理及方法/dsp48e_application/test/conv_round_cc_test.v
FPGA数字信号处理实现原理及方法/dsp48e_application/test/conv_round_lsb_test.v
FPGA数字信号处理实现原理及方法/dsp48e_application/test/div_mult_cascade_test.v
FPGA数字信号处理实现原理及方法/dsp48e_application/test/dsp_adder12_test.v
FPGA数字信号处理实现原理及方法/dsp48e_application/test/dsp_adder24_test.v
FPGA数字信号处理实现原理及方法/dsp48e_application/test/dsp_adder48_test.v
FPGA数字信号处理实现原理及方法/dsp48e_application/test/fast_sqrt_mult_cascade_test.v
FPGA数字信号处理实现原理及方法/dsp48e_application/test/logic48_test.v
FPGA数字信号处理实现原理及方法/dsp48e_application/test/macc18x18_test.v
FPGA数字信号处理实现原理及方法/dsp48e_application/test/mult25x18_parallel_pipe_test.v
FPGA数字信号处理实现原理及方法/dsp48e_application/test/mult25x35_parallel_pipe_test.v
FPGA数字信号处理实现原理及方法/dsp48e_application/test/mult35x35_parallel_pipe_test.v
FPGA数字信号处理实现原理及方法/dsp48e_application/test/mult35x35_sequential_pipe_test.v
FPGA数字信号处理实现原理及方法/dsp48e_application/test/mult_low_power_test.v
FPGA数字信号处理实现原理及方法/dsp48e_application/test/pattern_match_test.v
FPGA数字信号处理实现原理及方法/dsp48e_application/ucf/abs24.ucf
FPGA数字信号处理实现原理及方法/dsp48e_application/ucf/accum48.ucf
FPGA数字信号处理实现原理及方法/dsp48e_application/ucf/add4_46.ucf
FPGA数字信号处理实现原理及方法/dsp48e_application/ucf/addsub48.ucf
FPGA数字信号处理实现原理及方法/dsp48e_application/ucf/addsub96.ucf
FPGA数字信号处理实现原理及方法/dsp48e_application/ucf/autoreset_pd.ucf
FPGA数字信号处理实现原理及方法/dsp48e_application/ucf/barrelshifter_18bit.ucf
FPGA数字信号处理实现原理及方法/dsp48e_application/ucf/cntr_load.ucf
FPGA数字信号处理实现原理及方法/dsp48e_application/ucf/comp_mult_pipe.ucf
FPGA数字信号处理实现原理及方法/dsp48e_application/ucf/conv_round_cc.ucf
FPGA数字信号处理实现原理及方法/dsp48e_application/ucf/conv_round_lsb.ucf
FPGA数字信号处理实现原理及方法/dsp48e_application/ucf/div_mult_cascade.ucf
FPGA数字信号处理实现原理及方法/dsp48e_application/ucf/dsp_adder12.ucf
FPGA数字信号处理实现原理及方法/dsp48e_application/ucf/dsp_adder24.ucf
FPGA数字信号处理实现原理及方法/dsp48e_application/ucf/dsp_adder48.ucf
FPGA数字信号处理实现原理及方法/dsp48e_application/ucf/fast_sqrt_mult_cascade.ucf
FPGA数字信号处理实现原理及方法/dsp48e_application/ucf/logic48.ucf
FPGA数字信号处理实现原理及方法/dsp48e_application/ucf/macc18x18.ucf
FPGA数字信号处理实现原理及方法/dsp48e_application/ucf/mult25x18_parallel_pipe.ucf
FPGA数字信号处理实现原理及方法/dsp48e_application/ucf/mult25x35_parallel_pipe.ucf
FPGA数字信号处理实现原理及方法/dsp48e_application/ucf/mult35x35_parallel_pipe.ucf
FPGA数字信号处理实现原理及方法/dsp48e_application/ucf/mult35x35_sequential_pipe.ucf
FPGA数字信号处理实现原理及方法/dsp48e_application/ucf/pattern_match.ucf
FPGA数字信号处理实现原理及方法/dsp48e_application/verilog/abs24.v
FPGA数字信号处理实现原理及方法/dsp48e_application/verilog/accum48.v
FPGA数字信号处理实现原理及方法/dsp48e_application/verilog/add4_46.v
FPGA数字信号处理实现原理及方法/dsp48e_application/verilog/addsub48.v
FPGA数字信号处理实现原理及方法/dsp48e_application/verilog/addsub96.v
FPGA数字信号处理实现原理及方法/dsp48e_application/verilog/autoreset_pd.v
FPGA数字信号处理实现原理及方法/dsp48e_application/verilog/barrelshifter_18bit.v
FPGA数字信号处理实现原理及方法/dsp48e_application/verilog/cntr_load.v
FPGA数字信号处理实现原理及方法/dsp48e_application/verilog/comp_mult_pipe.v
FPGA数字信号处理实现原理及方法/dsp48e_application/verilog/conv_round_cc.v
FPGA数字信号处理实现原理及方法/dsp48e_application/verilog/conv_round_lsb.v
FPGA数字信号处理实现原理及方法/dsp48e_application/verilog/div_mult_cascade.v
FPGA数字信号处理实现原理及方法/dsp48e_application/verilog/dsp_adder12.v
FPGA数字信号处理实现原理及方法/dsp48e_application/verilog/dsp_adder24.v
FPGA数字信号处理实现原理及方法/dsp48e_application/verilog/dsp_adder48.v
FPGA数字信号处理实现原理及方法/dsp48e_application/verilog/fast_sqrt_mult_cascade.v
FPGA数字信号处理实现原理及方法/dsp48e_application/verilog/logic48.v
FPGA数字信号处理实现原理及方法/dsp48e_application/verilog/macc18x18.v
FPGA数字信号处理实现原理及方法/dsp48e_application/verilog/mult25x18_parallel_pipe.v
FPGA数字信号处理实现原理及方法/dsp48e_application/verilog/mult25x35_parallel_pipe.v
FPGA数字信号处理实现原理及方法/dsp48e_application/verilog/mult35x35_parallel_pipe.v
FPGA数字信号处理实现原理及方法/dsp48e_application/verilog/mult35x35_sequential_pipe.v
FPGA数字信号处理实现原理及方法/dsp48e_application/verilog/pattern_match.v
FPGA数字信号处理实现原理及方法/dsp48e_application/vhdl/abs24.vhd
FPGA数字信号处理实现原理及方法/dsp48e_application/vhdl/accum48.vhd
FPGA数字信号处理实现原理及方法/dsp48e_application/vhdl/add4_46.vhd
FPGA数字信号处理实现原理及方法/dsp48e_application/vhdl/addsub48.vhd
FPGA数字信号处理实现原理及方法/dsp48e_application/vhdl/addsub96.vhd
FPGA数字信号处理实现原理及方法/dsp48e_application/vhdl/autoreset_pd.vhd
FPGA数字信号处

相关说明

  • 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
  • 搜珍网是交换下载平台，只提供交流渠道，下载内容来自于网络，除下载问题外，其它问题请自行百度。更多...
  • 本站已设置防盗链，请勿用迅雷、QQ旋风等下载软件下载资源，下载后用WinRAR最新版进行解压.
  • 如果您发现内容无法下载，请稍后再次尝试；或换浏览器；或者到消费记录里找到下载记录反馈给我们.
  • 下载后发现下载的内容跟说明不相乎，请到消费记录里找到下载记录反馈给我们，经确认后退回积分.
  • 如下载前有疑问，可以通过点击"提供者"的名字，查看对方的联系方式，联系对方咨询.
查看所有评论

相关评论

暂无评论内容．

发表评论

*快速评论： 推荐 一般 有密码 和说明不符 不是源码或资料 文件不全 不能解压 纯粹是垃圾
*内　　容：
*验 证 码：
搜珍网 www.dssz.com