CDN加速镜像 | 设为首页 | 加入收藏夹
登陆 | 会员注册
当前位置： 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程
收藏

文件名称:VHDL_Development_Board_Sources

  • 所属分类：
    VHDL-FPGA-Verilog
  • 标签属性：
    [PDF]
  • 上传时间：
    2012-11-16
  • 文件大小：
    4.49mb
  • 已下载：
    0次
  • 提 供 者：
    liaoy******
  • 相关连接：
    无
  • 下载说明：
    别用迅雷下载，失败请重下，重下不扣分！
修正介绍说明

介绍说明－－下载内容来自于网络，使用问题请自行百度

CPLD开发板VHDL源程序并附上开发板的原理图-CPLD development board VHDL source code along with the development board schematics
相关搜索： CPLD Mars-7128-s Altera CPLD p dac5662

(系统自动生成,下载前可以参看下载内容)

下载文件列表

VHDL_Development_Board_Sources/Mars-7128-S CPLD开发板用户手册.pdf
VHDL_Development_Board_Sources/使用说明请参看右侧注释====〉〉.txt
VHDL_Development_Board_Sources/综合实验/数字时钟/clock.asm.rpt
VHDL_Development_Board_Sources/综合实验/数字时钟/clock.bdf
VHDL_Development_Board_Sources/综合实验/数字时钟/clock.cdf
VHDL_Development_Board_Sources/综合实验/数字时钟/clock.done
VHDL_Development_Board_Sources/综合实验/数字时钟/clock.fit.eqn
VHDL_Development_Board_Sources/综合实验/数字时钟/clock.fit.rpt
VHDL_Development_Board_Sources/综合实验/数字时钟/clock.fit.summary
VHDL_Development_Board_Sources/综合实验/数字时钟/clock.flow.rpt
VHDL_Development_Board_Sources/综合实验/数字时钟/clock.map.eqn
VHDL_Development_Board_Sources/综合实验/数字时钟/clock.map.rpt
VHDL_Development_Board_Sources/综合实验/数字时钟/clock.map.summary
VHDL_Development_Board_Sources/综合实验/数字时钟/clock.pin
VHDL_Development_Board_Sources/综合实验/数字时钟/clock.pof
VHDL_Development_Board_Sources/综合实验/数字时钟/clock.qpf
VHDL_Development_Board_Sources/综合实验/数字时钟/clock.qsf
VHDL_Development_Board_Sources/综合实验/数字时钟/clock.qws
VHDL_Development_Board_Sources/综合实验/数字时钟/clock.tan.rpt
VHDL_Development_Board_Sources/综合实验/数字时钟/clock.tan.summary
VHDL_Development_Board_Sources/综合实验/数字时钟/clock_assignment_defaults.qdf
VHDL_Development_Board_Sources/综合实验/数字时钟/cmp_state.ini
VHDL_Development_Board_Sources/综合实验/数字时钟/decode47.bsf
VHDL_Development_Board_Sources/综合实验/数字时钟/decode47.vhd
VHDL_Development_Board_Sources/综合实验/数字时钟/fen1.bsf
VHDL_Development_Board_Sources/综合实验/数字时钟/fen1.vhd
VHDL_Development_Board_Sources/综合实验/数字时钟/fen100.bsf
VHDL_Development_Board_Sources/综合实验/数字时钟/fen100.vhd
VHDL_Development_Board_Sources/综合实验/数字时钟/fen24.bsf
VHDL_Development_Board_Sources/综合实验/数字时钟/fen24.vhd
VHDL_Development_Board_Sources/综合实验/数字时钟/fen60.bsf
VHDL_Development_Board_Sources/综合实验/数字时钟/fen60.vhd
VHDL_Development_Board_Sources/综合实验/数字时钟/lpm_counter0.bsf
VHDL_Development_Board_Sources/综合实验/数字时钟/lpm_counter0.cmp
VHDL_Development_Board_Sources/综合实验/数字时钟/lpm_counter0.vhd
VHDL_Development_Board_Sources/综合实验/数字时钟/lpm_counter0_wave0.jpg
VHDL_Development_Board_Sources/综合实验/数字时钟/lpm_counter0_waveforms.html
VHDL_Development_Board_Sources/综合实验/数字时钟/sel.bsf
VHDL_Development_Board_Sources/综合实验/数字时钟/sel.vhd
VHDL_Development_Board_Sources/综合实验/数字时钟/serv_req_info.txt
VHDL_Development_Board_Sources/综合实验/数字时钟/talkback/clock.asm.talkback.xml
VHDL_Development_Board_Sources/综合实验/数字时钟/talkback/clock.fit.talkback.xml
VHDL_Development_Board_Sources/综合实验/数字时钟/talkback/clock.map.talkback.xml
VHDL_Development_Board_Sources/综合实验/数字时钟/talkback/clock.rpp.talkback.xml
VHDL_Development_Board_Sources/综合实验/数字时钟/talkback/clock.tan.talkback.xml
VHDL_Development_Board_Sources/综合实验/数字时钟/db/add_sub_0eh.tdf
VHDL_Development_Board_Sources/综合实验/数字时钟/db/add_sub_9ph.tdf
VHDL_Development_Board_Sources/综合实验/数字时钟/db/add_sub_aph.tdf
VHDL_Development_Board_Sources/综合实验/数字时钟/db/add_sub_bph.tdf
VHDL_Development_Board_Sources/综合实验/数字时钟/db/add_sub_vdh.tdf
VHDL_Development_Board_Sources/综合实验/数字时钟/db/clock(0).cnf.cdb
VHDL_Development_Board_Sources/综合实验/数字时钟/db/clock(0).cnf.hdb
VHDL_Development_Board_Sources/综合实验/数字时钟/db/clock(1).cnf.cdb
VHDL_Development_Board_Sources/综合实验/数字时钟/db/clock(1).cnf.hdb
VHDL_Development_Board_Sources/综合实验/数字时钟/db/clock(10).cnf.cdb
VHDL_Development_Board_Sources/综合实验/数字时钟/db/clock(10).cnf.hdb
VHDL_Development_Board_Sources/综合实验/数字时钟/db/clock(2).cnf.cdb
VHDL_Development_Board_Sources/综合实验/数字时钟/db/clock(2).cnf.hdb
VHDL_Development_Board_Sources/综合实验/数字时钟/db/clock(3).cnf.cdb
VHDL_Development_Board_Sources/综合实验/数字时钟/db/clock(3).cnf.hdb
VHDL_Development_Board_Sources/综合实验/数字时钟/db/clock(4).cnf.cdb
VHDL_Development_Board_Sources/综合实验/数字时钟/db/clock(4).cnf.hdb
VHDL_Development_Board_Sources/综合实验/数字时钟/db/clock(5).cnf.cdb
VHDL_Development_Board_Sources/综合实验/数字时钟/db/clock(5).cnf.hdb
VHDL_Development_Board_Sources/综合实验/数字时钟/db/clock(6).cnf.cdb
VHDL_Development_Board_Sources/综合实验/数字时钟/db/clock(6).cnf.hdb
VHDL_Development_Board_Sources/综合实验/数字时钟/db/clock(7).cnf.cdb
VHDL_Development_Board_Sources/综合实验/数字时钟/db/clock(7).cnf.hdb
VHDL_Development_Board_Sources/综合实验/数字时钟/db/clock(8).cnf.cdb
VHDL_Development_Board_Sources/综合实验/数字时钟/db/clock(8).cnf.hdb
VHDL_Development_Board_Sources/综合实验/数字时钟/db/clock(9).cnf.cdb
VHDL_Development_Board_Sources/综合实验/数字时钟/db/clock(9).cnf.hdb
VHDL_Development_Board_Sources/综合实验/数字时钟/db/clock.(0).cnf.cdb
VHDL_Development_Board_Sources/综合实验/数字时钟/db/clock.(0).cnf.hdb
VHDL_Development_Board_Sources/综合实验/数字时钟/db/clock.(1).cnf.cdb
VHDL_Development_Board_Sources/综合实验/数字时钟/db/clock.(1).cnf.hdb
VHDL_Development_Board_Sources/综合实验/数字时钟/db/clock.(10).cnf.cdb
VHDL_Development_Board_Sources/综合实验/数字时钟/db/clock.(10).cnf.hdb
VHDL_Development_Board_Sources/综合实验/数字时钟/db/clock.(11).cnf.cdb
VHDL_Development_Board_Sources/综合实验/数字时钟/db/clock.(11).cnf.hdb
VHDL_Development_Board_Sources/综合实验/数字时钟/db/clock.(12).cnf.cdb
VHDL_Development_Board_Sources/综合实验/数字时钟/db/clock.(12).cnf.hdb
VHDL_Development_Board_Sources/综合实验/数字时钟/db/clock.(13).cnf.cdb
VHDL_Development_Board_Sources/综合实验/数字时钟/db/clock.(13).cnf.hdb
VHDL_Development_Board_Sources/综合实验/数字时钟/db/clock.(14).cnf.cdb
VHDL_Development_Board_Sources/综合实验/数字时钟/db/clock.(14).cnf.hdb
VHDL_Development_Board_Sources/综合实验/数字时钟/db

相关说明

  • 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
  • 搜珍网是交换下载平台，只提供交流渠道，下载内容来自于网络，除下载问题外，其它问题请自行百度。更多...
  • 本站已设置防盗链，请勿用迅雷、QQ旋风等下载软件下载资源，下载后用WinRAR最新版进行解压.
  • 如果您发现内容无法下载，请稍后再次尝试；或换浏览器；或者到消费记录里找到下载记录反馈给我们.
  • 下载后发现下载的内容跟说明不相乎，请到消费记录里找到下载记录反馈给我们，经确认后退回积分.
  • 如下载前有疑问，可以通过点击"提供者"的名字，查看对方的联系方式，联系对方咨询.
查看所有评论

相关评论

暂无评论内容．

发表评论

*快速评论： 推荐 一般 有密码 和说明不符 不是源码或资料 文件不全 不能解压 纯粹是垃圾
*内　　容：
*验 证 码：
搜珍网 www.dssz.com