CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程

文件名称:VHDL

  • 所属分类:
  • 标签属性:
  • 上传时间:
    2012-11-16
  • 文件大小:
    288.92kb
  • 已下载:
    0次
  • 提 供 者:
  • 相关连接:
  • 下载说明:
    别用迅雷下载,失败请重下,重下不扣分!

介绍说明--下载内容来自于网络,使用问题请自行百度

VHDL----语言仿真闹钟设计-Simulation language VHDL---- Alarm Clock Design
(系统自动生成,下载前可以参看下载内容)

下载文件列表

用VHDL语言仿真闹钟设计/使用说明请参看右侧注释====〉〉.txt
用VHDL语言仿真闹钟设计/闹钟设计/cmp_state.ini
用VHDL语言仿真闹钟设计/闹钟设计/db/fq_divider.(0).cnf.cdb
用VHDL语言仿真闹钟设计/闹钟设计/db/fq_divider.(0).cnf.hdb
用VHDL语言仿真闹钟设计/闹钟设计/db/fq_divider.(1).cnf.cdb
用VHDL语言仿真闹钟设计/闹钟设计/db/fq_divider.(1).cnf.hdb
用VHDL语言仿真闹钟设计/闹钟设计/db/fq_divider.(2).cnf.cdb
用VHDL语言仿真闹钟设计/闹钟设计/db/fq_divider.(2).cnf.hdb
用VHDL语言仿真闹钟设计/闹钟设计/db/fq_divider.asm.qmsg
用VHDL语言仿真闹钟设计/闹钟设计/db/fq_divider.cbx.xml
用VHDL语言仿真闹钟设计/闹钟设计/db/fq_divider.cmp.cdb
用VHDL语言仿真闹钟设计/闹钟设计/db/fq_divider.cmp.hdb
用VHDL语言仿真闹钟设计/闹钟设计/db/fq_divider.cmp.rdb
用VHDL语言仿真闹钟设计/闹钟设计/db/fq_divider.db_info
用VHDL语言仿真闹钟设计/闹钟设计/db/fq_divider.eco.cdb
用VHDL语言仿真闹钟设计/闹钟设计/db/fq_divider.eds_overflow
用VHDL语言仿真闹钟设计/闹钟设计/db/fq_divider.fit.qmsg
用VHDL语言仿真闹钟设计/闹钟设计/db/fq_divider.hier_info
用VHDL语言仿真闹钟设计/闹钟设计/db/fq_divider.hif
用VHDL语言仿真闹钟设计/闹钟设计/db/fq_divider.map.cdb
用VHDL语言仿真闹钟设计/闹钟设计/db/fq_divider.map.hdb
用VHDL语言仿真闹钟设计/闹钟设计/db/fq_divider.map.qmsg
用VHDL语言仿真闹钟设计/闹钟设计/db/fq_divider.pre_map.cdb
用VHDL语言仿真闹钟设计/闹钟设计/db/fq_divider.pre_map.hdb
用VHDL语言仿真闹钟设计/闹钟设计/db/fq_divider.psp
用VHDL语言仿真闹钟设计/闹钟设计/db/fq_divider.rpp.qmsg
用VHDL语言仿真闹钟设计/闹钟设计/db/fq_divider.rtlv.hdb
用VHDL语言仿真闹钟设计/闹钟设计/db/fq_divider.rtlv_sg.cdb
用VHDL语言仿真闹钟设计/闹钟设计/db/fq_divider.rtlv_sg_swap.cdb
用VHDL语言仿真闹钟设计/闹钟设计/db/fq_divider.sgate.rvd
用VHDL语言仿真闹钟设计/闹钟设计/db/fq_divider.sgdiff.cdb
用VHDL语言仿真闹钟设计/闹钟设计/db/fq_divider.sgdiff.hdb
用VHDL语言仿真闹钟设计/闹钟设计/db/fq_divider.sim.hdb
用VHDL语言仿真闹钟设计/闹钟设计/db/fq_divider.sim.qmsg
用VHDL语言仿真闹钟设计/闹钟设计/db/fq_divider.sim.vwf
用VHDL语言仿真闹钟设计/闹钟设计/db/fq_divider.sld_design_entry.sci
用VHDL语言仿真闹钟设计/闹钟设计/db/fq_divider.sld_design_entry_dsc.sci
用VHDL语言仿真闹钟设计/闹钟设计/db/fq_divider.smp_dump.txt
用VHDL语言仿真闹钟设计/闹钟设计/db/fq_divider.syn_hier_info
用VHDL语言仿真闹钟设计/闹钟设计/db/fq_divider.tan.qmsg
用VHDL语言仿真闹钟设计/闹钟设计/db/fq_divider_cmp.qrpt
用VHDL语言仿真闹钟设计/闹钟设计/db/fq_divider_sim.qrpt
用VHDL语言仿真闹钟设计/闹钟设计/db/time_lock.(0).cnf.cdb
用VHDL语言仿真闹钟设计/闹钟设计/db/time_lock.(0).cnf.hdb
用VHDL语言仿真闹钟设计/闹钟设计/db/time_lock.asm.qmsg
用VHDL语言仿真闹钟设计/闹钟设计/db/time_lock.cbx.xml
用VHDL语言仿真闹钟设计/闹钟设计/db/time_lock.cmp.cdb
用VHDL语言仿真闹钟设计/闹钟设计/db/time_lock.cmp.hdb
用VHDL语言仿真闹钟设计/闹钟设计/db/time_lock.cmp.rdb
用VHDL语言仿真闹钟设计/闹钟设计/db/time_lock.cmp.tdb
用VHDL语言仿真闹钟设计/闹钟设计/db/time_lock.cmp0.ddb
用VHDL语言仿真闹钟设计/闹钟设计/db/time_lock.db_info
用VHDL语言仿真闹钟设计/闹钟设计/db/time_lock.eco.cdb
用VHDL语言仿真闹钟设计/闹钟设计/db/time_lock.eds_overflow
用VHDL语言仿真闹钟设计/闹钟设计/db/time_lock.fit.qmsg
用VHDL语言仿真闹钟设计/闹钟设计/db/time_lock.hier_info
用VHDL语言仿真闹钟设计/闹钟设计/db/time_lock.hif
用VHDL语言仿真闹钟设计/闹钟设计/db/time_lock.map.cdb
用VHDL语言仿真闹钟设计/闹钟设计/db/time_lock.map.hdb
用VHDL语言仿真闹钟设计/闹钟设计/db/time_lock.map.qmsg
用VHDL语言仿真闹钟设计/闹钟设计/db/time_lock.pre_map.cdb
用VHDL语言仿真闹钟设计/闹钟设计/db/time_lock.pre_map.hdb
用VHDL语言仿真闹钟设计/闹钟设计/db/time_lock.psp
用VHDL语言仿真闹钟设计/闹钟设计/db/time_lock.rtlv.hdb
用VHDL语言仿真闹钟设计/闹钟设计/db/time_lock.rtlv_sg.cdb
用VHDL语言仿真闹钟设计/闹钟设计/db/time_lock.rtlv_sg_swap.cdb
用VHDL语言仿真闹钟设计/闹钟设计/db/time_lock.sgdiff.cdb
用VHDL语言仿真闹钟设计/闹钟设计/db/time_lock.sgdiff.hdb
用VHDL语言仿真闹钟设计/闹钟设计/db/time_lock.signalprobe.cdb
用VHDL语言仿真闹钟设计/闹钟设计/db/time_lock.sim.hdb
用VHDL语言仿真闹钟设计/闹钟设计/db/time_lock.sim.qmsg
用VHDL语言仿真闹钟设计/闹钟设计/db/time_lock.sim.rdb
用VHDL语言仿真闹钟设计/闹钟设计/db/time_lock.sim.vwf
用VHDL语言仿真闹钟设计/闹钟设计/db/time_lock.sld_design_entry.sci
用VHDL语言仿真闹钟设计/闹钟设计/db/time_lock.sld_design_entry_dsc.sci
用VHDL语言仿真闹钟设计/闹钟设计/db/time_lock.syn_hier_info
用VHDL语言仿真闹钟设计/闹钟设计/db/time_lock.tan.qmsg
用VHDL语言仿真闹钟设计/闹钟设计/db/time_lock_cmp.qrpt
用VHDL语言仿真闹钟设计/闹钟设计/db/time_lock_sim.qrpt
用VHDL语言仿真闹钟设计/闹钟设计/fq_divider.asm.rpt
用VHDL语言仿真闹钟设计/闹钟设计/fq_divider.bmp
用VHDL语言仿真闹钟设计/闹钟设计/fq_divider.done
用VHDL语言仿真闹钟设计/闹钟设计/fq_divider.fit.eqn
用VHDL语言仿真闹钟设计/闹钟设计/fq_divider.fit.rpt
用VHDL语言仿真闹钟设计/闹钟设计/fq_divider.fit.summary
用VHDL语言仿真闹钟设计/闹钟设计/fq_divider.flow.rpt
用VHDL语言仿真闹钟设计/闹钟设计/fq_divider.map.eqn
用VHDL语言仿真闹钟设计/闹钟设计/fq_divider.map.rpt
用VHDL语言仿真闹钟设计/闹钟设计/fq_divider.map.summary
用VHDL语言仿真闹钟设计/闹钟设计/fq_divider.pin
用VHDL语言仿真闹钟设计/闹钟设计/fq_divider.pof
用VHDL语言仿真闹钟设计/闹钟设计/fq_divider.qpf
用VHDL语言仿真闹钟设计/闹钟设计/fq_divider.qsf
用VHDL语言仿真闹钟设计/闹钟设计/fq_divider.qws
用VHDL语言仿真闹钟设计/闹钟设计/fq_divider.sim.rpt
用VHDL语言仿真闹钟设计/闹钟设计/fq_divider.sof
用VHDL语言仿真闹钟设计/闹钟设计/fq_divider.tan.rpt
用VHDL语言仿真闹钟设计/闹钟设计/fq_divider.tan.summary
用VHDL语言仿真闹钟设计/闹钟设计/fq_divider.vhd
用VHDL语言仿真闹钟设计/闹钟设计/fq_divider.vwf
用VHDL语言仿真闹钟设计/闹钟设计/key_control.bmp
用VHDL语言仿真闹钟设计/闹钟设计/key_control.vhd
用VHDL语言仿真闹钟设计/闹钟设计/key_control.vwf
用VHDL语言仿真闹钟设计/闹钟设计/serv_req_info.txt
用VHDL语言仿真闹钟设计/闹钟设计/state_control.bmp
用VHDL语言仿真闹钟设计/闹钟设计/state_control.vhd
用VHDL语言仿真闹钟设计/闹钟设计/state_control.vwf
用VHDL语言仿真闹钟设计/闹钟设计/state_control2.bmp
用VHDL语言仿真闹钟设计/闹钟设计/time_lock.asm.rpt
用VHDL语言仿真闹钟设计/闹钟设计/time_lock.done
用VHDL语言仿真闹钟设计/闹钟设计/time_lock.fit.eqn
用VHDL语言仿真闹钟设计/闹钟设计/time_lock.fit.rpt
用VHDL语言仿真闹钟设计/闹钟设计/time_lock.fit.summary
用VHDL语言仿真闹钟设计/闹钟设计/time_lock.flow.rpt
用VHDL语言仿真闹钟设计/闹钟设计/time_lock.map.eqn
用VHDL语言仿真闹钟设计/闹钟设计/time_lock.map.rpt
用VHDL语言仿真闹钟设计/闹钟设计/time_lock.map.summary
用VHDL语言仿真闹钟设计/闹钟设计/time_lock.pin
用VHDL语言仿真闹钟设计/闹钟设计/time_lock.pof
用VHDL语言仿真闹钟设计/闹钟设计/time_lock.qpf
用VHDL语言仿真闹钟设计/闹钟设计/time_lock.qsf
用VHDL语言仿真闹钟设计/闹钟设计/time_lock.qws
用VHDL语言仿真闹钟设计/闹钟设计/time_lock.sim.rpt
用VHDL语言仿真闹钟设计/闹钟设计/time_lock.sof
用VHDL语言仿真闹钟设计/闹钟设计/time_lock.tan.rpt
用VHDL语言仿真闹钟设计/闹钟设计/time_lock.tan.summary
用VHDL语言仿真闹钟设计/闹钟设计/time_loc

相关说明

  • 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
  • 搜珍网是交换下载平台,只提供交流渠道,下载内容来自于网络,除下载问题外,其它问题请自行百度。更多...
  • 本站已设置防盗链,请勿用迅雷、QQ旋风等下载软件下载资源,下载后用WinRAR最新版进行解压.
  • 如果您发现内容无法下载,请稍后再次尝试;或换浏览器;或者到消费记录里找到下载记录反馈给我们.
  • 下载后发现下载的内容跟说明不相乎,请到消费记录里找到下载记录反馈给我们,经确认后退回积分.
  • 如下载前有疑问,可以通过点击"提供者"的名字,查看对方的联系方式,联系对方咨询.

相关评论

暂无评论内容.

发表评论

*快速评论: 推荐 一般 有密码 和说明不符 不是源码或资料 文件不全 不能解压 纯粹是垃圾
*内  容:
*验 证 码:
搜珍网 www.dssz.com