CDN加速镜像 | 设为首页 | 加入收藏夹
登陆 | 会员注册
当前位置： 首页 资源下载 源码下载 Windows编程
收藏

文件名称:xapp645

  • 所属分类：
    Windows Develop
  • 标签属性：
    [ASM] [源码]
  • 上传时间：
    2012-11-16
  • 文件大小：
    1.21mb
  • 已下载：
    0次
  • 提 供 者：
    zha***
  • 相关连接：
    无
  • 下载说明：
    别用迅雷下载，失败请重下，重下不扣分！
修正介绍说明

介绍说明－－下载内容来自于网络，使用问题请自行百度

32bit/64bit EDAC源代码

用于提高可靠性设计，可实现纠一位错误检两位错误-source VHDL for 32bit/64bit EDAC
相关搜索： EDAC edac vh

(系统自动生成,下载前可以参看下载内容)

下载文件列表

xapp645/par/
xapp645/par/Verilog/
xapp645/par/Verilog/top.ucf
xapp645/par/Verilog/top.ucf.untf
xapp645/par/Verilog/XAPP645_Verilog/
xapp645/par/Verilog/XAPP645_Verilog/.untf
xapp645/par/Verilog/XAPP645_Verilog/automake.log
xapp645/par/Verilog/XAPP645_Verilog/EDC.ana
xapp645/par/Verilog/XAPP645_Verilog/EDC.bld
xapp645/par/Verilog/XAPP645_Verilog/EDC.cmd_log
xapp645/par/Verilog/XAPP645_Verilog/EDC.mrp
xapp645/par/Verilog/XAPP645_Verilog/EDC.nc1
xapp645/par/Verilog/XAPP645_Verilog/EDC.par
xapp645/par/Verilog/XAPP645_Verilog/EDC.pcf
xapp645/par/Verilog/XAPP645_Verilog/EDC.prj
xapp645/par/Verilog/XAPP645_Verilog/EDC.sprj
xapp645/par/Verilog/XAPP645_Verilog/EDC.stx
xapp645/par/Verilog/XAPP645_Verilog/EDC.syr
xapp645/par/Verilog/XAPP645_Verilog/EDC.twr
xapp645/par/Verilog/XAPP645_Verilog/EDC.twx
xapp645/par/Verilog/XAPP645_Verilog/EDC.xpi
xapp645/par/Verilog/XAPP645_Verilog/EDC_ngdbuild.nav
xapp645/par/Verilog/XAPP645_Verilog/top.jhd
xapp645/par/Verilog/XAPP645_Verilog/XAPP645_Verilog.npl
xapp645/par/Verilog/XAPP645_Verilog/_ngo/
xapp645/par/Verilog/XAPP645_Verilog/_ngo/netlist.lst
xapp645/par/Verilog/XAPP645_Verilog/__projnav/
xapp645/par/Verilog/XAPP645_Verilog/__projnav/EDC.xst
xapp645/par/Verilog/XAPP645_Verilog/__projnav/EDC._prj
xapp645/par/Verilog/XAPP645_Verilog/__projnav/EDC._sprj
xapp645/par/Verilog/XAPP645_Verilog/__projnav/ednTOngd_tcl.rsp
xapp645/par/Verilog/XAPP645_Verilog/__projnav/map.log
xapp645/par/Verilog/XAPP645_Verilog/__projnav/nc1TOncd_tcl.rsp
xapp645/par/Verilog/XAPP645_Verilog/__projnav/par.log
xapp645/par/Verilog/XAPP645_Verilog/__projnav/posttrc.log
xapp645/par/Verilog/XAPP645_Verilog/__projnav/runXst_tcl.rsp
xapp645/par/Verilog/XAPP645_Verilog/__projnav/top_jhdparse_tcl.rsp
xapp645/par/Verilog/XAPP645_Verilog/__projnav/xapp645_verilog.gfl
xapp645/par/Verilog/XAPP645_Verilog/__projnav/xapp645_verilog_flowplus.gfl
xapp645/par/Verilog/XAPP645_Verilog/__projnav.log
xapp645/par/VHDL/
xapp645/par/VHDL/top.ucf
xapp645/par/VHDL/top.ucf.untf
xapp645/par/VHDL/XAPP645_VHDL/
xapp645/par/VHDL/XAPP645_VHDL/automake.log
xapp645/par/VHDL/XAPP645_VHDL/edc.ana
xapp645/par/VHDL/XAPP645_VHDL/edc.bld
xapp645/par/VHDL/XAPP645_VHDL/edc.cmd_log
xapp645/par/VHDL/XAPP645_VHDL/edc.dly
xapp645/par/VHDL/XAPP645_VHDL/edc.mrp
xapp645/par/VHDL/XAPP645_VHDL/edc.nc1
xapp645/par/VHDL/XAPP645_VHDL/edc.ncd
xapp645/par/VHDL/XAPP645_VHDL/edc.ngc
xapp645/par/VHDL/XAPP645_VHDL/edc.ngd
xapp645/par/VHDL/XAPP645_VHDL/edc.ngm
xapp645/par/VHDL/XAPP645_VHDL/edc.ngr
xapp645/par/VHDL/XAPP645_VHDL/edc.pad
xapp645/par/VHDL/XAPP645_VHDL/edc.par
xapp645/par/VHDL/XAPP645_VHDL/edc.pcf
xapp645/par/VHDL/XAPP645_VHDL/edc.prj
xapp645/par/VHDL/XAPP645_VHDL/edc.sprj
xapp645/par/VHDL/XAPP645_VHDL/edc.stx
xapp645/par/VHDL/XAPP645_VHDL/edc.syr
xapp645/par/VHDL/XAPP645_VHDL/edc.twr
xapp645/par/VHDL/XAPP645_VHDL/edc.twx
xapp645/par/VHDL/XAPP645_VHDL/edc.xpi
xapp645/par/VHDL/XAPP645_VHDL/edc_fpga_editor_030407_145453.log
xapp645/par/VHDL/XAPP645_VHDL/edc_fpga_editor_030408_152307.log
xapp645/par/VHDL/XAPP645_VHDL/edc_fpga_editor_030411_112321.log
xapp645/par/VHDL/XAPP645_VHDL/edc_map.ncd
xapp645/par/VHDL/XAPP645_VHDL/edc_map.ngm
xapp645/par/VHDL/XAPP645_VHDL/edc_ngdbuild.nav
xapp645/par/VHDL/XAPP645_VHDL/snapshots/
xapp645/par/VHDL/XAPP645_VHDL/top.jhd
xapp645/par/VHDL/XAPP645_VHDL/XAPP645_VHDL.npl
xapp645/par/VHDL/XAPP645_VHDL/XAPP645_VHDL.ptf
xapp645/par/VHDL/XAPP645_VHDL/xst/
xapp645/par/VHDL/XAPP645_VHDL/xst/work/
xapp645/par/VHDL/XAPP645_VHDL/xst/work/hdpdeps.ref
xapp645/par/VHDL/XAPP645_VHDL/xst/work/sub00/
xapp645/par/VHDL/XAPP645_VHDL/xst/work/sub00/vhpl00.vho
xapp645/par/VHDL/XAPP645_VHDL/xst/work/sub00/vhpl01.vho
xapp645/par/VHDL/XAPP645_VHDL/xst/work/sub00/vhpl02.vho
xapp645/par/VHDL/XAPP645_VHDL/xst/work/sub00/vhpl03.vho
xapp645/par/VHDL/XAPP645_VHDL/xst/work/vhdllib.ref
xapp645/par/VHDL/XAPP645_VHDL/_ngo/
xapp645/par/VHDL/XAPP645_VHDL/_ngo/netlist.lst
xapp645/par/VHDL/XAPP645_VHDL/__projnav/
xapp645/par/VHDL/XAPP645_VHDL/__projnav/edc.xst
xapp645/par/VHDL/XAPP645_VHDL/__projnav/edc._prj
xapp645/par/VHDL/XAPP645_VHDL/__projnav/edc._sprj
xapp645/par/VHDL/XAPP645_VHDL/__projnav/ednTOngd_tcl.rsp
xapp645/par/VHDL/XAPP645_VHDL/__projnav/map.log
xapp645/par/VHDL/XAPP645_VHDL/__projnav/nc1TOncd_tcl.rsp
xapp645/par/VHDL/XAPP645_VHDL/__projnav/par.log
xapp645/par/VHDL/XAPP645_VHDL/__projnav/pfea_tcl.rsp
xapp645/par/VHDL/XAPP645_VHDL/__projnav/posttrc.log
xapp645/par/VHDL/XAPP645_VHDL/__projnav/runXst_tcl.rsp
xapp645/par/VHDL/XAPP645_VHDL/__projnav/tb.rsp
xapp645/par/VHDL/XAPP645_VHDL/__projnav/top_jhdparse_tcl.rsp
xapp645/par/VHDL/XAPP645_VHDL/__projnav/xapp645_vhdl.gfl
xapp645/par/VHDL/XAPP645_VHDL/__projnav/xapp645_vhdl_flowplus.gfl
xapp645/par/VHDL/XAPP645_VHDL/__projnav.log
xapp645/readme.txt
xapp645/sim/
xapp645/sim/Verilog/
xapp645/sim/Verilog/go.do
xapp645/sim/Verilog/run_mti.bat
xapp645/sim/Verilog/testbench_32b_EDC.v
xapp645/sim/Verilog/testbench_64b_EDC.v
xapp645/sim/Verilog/wave_32b_EDC.do
xapp645/sim/Verilog/wave_64b_EDC.do
xapp645/sim/Verilog/work/
xapp645/sim/Verilog/work/@e@d@c/
xapp645/sim/Verilog/work/@e@d@c/verilog.asm
xapp645/sim/Verilog/work/@e@d@

相关说明

  • 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
  • 搜珍网是交换下载平台，只提供交流渠道，下载内容来自于网络，除下载问题外，其它问题请自行百度。更多...
  • 本站已设置防盗链，请勿用迅雷、QQ旋风等下载软件下载资源，下载后用WinRAR最新版进行解压.
  • 如果您发现内容无法下载，请稍后再次尝试；或换浏览器；或者到消费记录里找到下载记录反馈给我们.
  • 下载后发现下载的内容跟说明不相乎，请到消费记录里找到下载记录反馈给我们，经确认后退回积分.
  • 如下载前有疑问，可以通过点击"提供者"的名字，查看对方的联系方式，联系对方咨询.
查看所有评论

相关评论

暂无评论内容．

发表评论

*快速评论： 推荐 一般 有密码 和说明不符 不是源码或资料 文件不全 不能解压 纯粹是垃圾
*内　　容：
*验 证 码：
搜珍网 www.dssz.com