proiectmada
proiectmada/modif
proiectmada/modif/ADDRMUX.v
proiectmada/modif/ALU.v
proiectmada/modif/ALUMUX.v
proiectmada/modif/IDC.v
proiectmada/modif/IR.v
proiectmada/modif/mem.txt
proiectmada/modif/mem2.txt
proiectmada/modif/mem4.txt
proiectmada/modif/PC.v
proiectmada/modif/PIC.v
proiectmada/modif/PIC_DEFINES.v
proiectmada/modif/Progmemrom.v
proiectmada/modif/RAM.v
proiectmada/modif/STACK.v
proiectmada/modif/testbench.v
proiectmada/modif/testmada.v
proiectmada/modif/Timing.v
proiectmada/modif/transcript
proiectmada/modif/vsim.wlf
proiectmada/modif/work
proiectmada/modif/work/@a@d@d@r@m@u@x
proiectmada/modif/work/@a@d@d@r@m@u@x/verilog.asm
proiectmada/modif/work/@a@d@d@r@m@u@x/_primary.dat
proiectmada/modif/work/@a@d@d@r@m@u@x/_primary.vhd
proiectmada/modif/work/@a@l@u
proiectmada/modif/work/@a@l@u/verilog.asm
proiectmada/modif/work/@a@l@u/_primary.dat
proiectmada/modif/work/@a@l@u/_primary.vhd
proiectmada/modif/work/@a@l@u@m@u@x
proiectmada/modif/work/@a@l@u@m@u@x/verilog.asm
proiectmada/modif/work/@a@l@u@m@u@x/_primary.dat
proiectmada/modif/work/@a@l@u@m@u@x/_primary.vhd
proiectmada/modif/work/@i@d@c
proiectmada/modif/work/@i@d@c/verilog.asm
proiectmada/modif/work/@i@d@c/_primary.dat
proiectmada/modif/work/@i@d@c/_primary.vhd
proiectmada/modif/work/@i@r
proiectmada/modif/work/@i@r/verilog.asm
proiectmada/modif/work/@i@r/_primary.dat
proiectmada/modif/work/@i@r/_primary.vhd
proiectmada/modif/work/@p@c
proiectmada/modif/work/@p@c/verilog.asm
proiectmada/modif/work/@p@c/_primary.dat
proiectmada/modif/work/@p@c/_primary.vhd
proiectmada/modif/work/@p@i@c
proiectmada/modif/work/@p@i@c/verilog.asm
proiectmada/modif/work/@p@i@c/_primary.dat
proiectmada/modif/work/@p@i@c/_primary.vhd
proiectmada/modif/work/@progmemrom
proiectmada/modif/work/@progmemrom/verilog.asm
proiectmada/modif/work/@progmemrom/_primary.dat
proiectmada/modif/work/@progmemrom/_primary.vhd
proiectmada/modif/work/@r@a@m
proiectmada/modif/work/@r@a@m/verilog.asm
proiectmada/modif/work/@r@a@m/_primary.dat
proiectmada/modif/work/@r@a@m/_primary.vhd
proiectmada/modif/work/@s@t@a@c@k
proiectmada/modif/work/@s@t@a@c@k/verilog.asm
proiectmada/modif/work/@s@t@a@c@k/_primary.dat
proiectmada/modif/work/@s@t@a@c@k/_primary.vhd
proiectmada/modif/work/@timing
proiectmada/modif/work/@timing/verilog.asm
proiectmada/modif/work/@timing/_primary.dat
proiectmada/modif/work/@timing/_primary.vhd
proiectmada/modif/work/@wreg
proiectmada/modif/work/@wreg/verilog.asm
proiectmada/modif/work/@wreg/_primary.dat
proiectmada/modif/work/@wreg/_primary.vhd
proiectmada/modif/work/tb
proiectmada/modif/work/tb/verilog.asm
proiectmada/modif/work/tb/_primary.dat
proiectmada/modif/work/tb/_primary.vhd
proiectmada/modif/work/testmada
proiectmada/modif/work/testmada/verilog.asm
proiectmada/modif/work/testmada/_primary.dat
proiectmada/modif/work/testmada/_primary.vhd
proiectmada/modif/work/_info
proiectmada/modif/Wreg.v
proiectmada/pic
proiectmada/pic/FsrReg.v
proiectmada/pic/Idc.v
proiectmada/pic/IR.v
proiectmada/pic/MemorieProgram.V
proiectmada/pic/PC.v
proiectmada/pic/Pic.v
proiectmada/pic/progmem.txt
proiectmada/pic/Tb.v
proiectmada/pic/Test.V
proiectmada/pic/TestSemnale.v
proiectmada/pic/TimingGenerator.v
proiectmada/pic/work
proiectmada/pic/work/@fsr@reg
proiectmada/pic/work/@fsr@reg/verilog.asm
proiectmada/pic/work/@fsr@reg/_primary.dat
proiectmada/pic/work/@fsr@reg/_primary.vhd
proiectmada/pic/work/@i@r
proiectmada/pic/work/@i@r/verilog.asm
proiectmada/pic/work/@i@r/_primary.dat
proiectmada/pic/work/@i@r/_primary.vhd
proiectmada/pic/work/@memorie@program
proiectmada/pic/work/@memorie@program/verilog.asm
proiectmada/pic/work/@memorie@program/_primary.dat
proiectmada/pic/work/@memorie@program/_primary.vhd
proiectmada/pic/work/@p@c
proiectmada/pic/work/@p@c/verilog.asm
proiectmada/pic/work/@p@c/_primary.dat
proiectmada/pic/work/@p@c/_primary.vhd
proiectmada/pic/work/@pic
proiectmada/pic/work/@pic/verilog.asm
proiectmada/pic/work/@pic/_primary.dat
proiectmada/pic/work/@pic/_primary.vhd
proiectmada/pic/work/@tb
proiectmada/pic/work/@tb/verilog.asm
proiectmada/pic/work/@tb/_primary.dat
proiectmada/pic/work/@tb/_primary.vhd
proiectmada/pic/work/@test
proiectmada/pic/work/@test/verilog.asm
proiectmada/pic/work/@test/_primary.dat
proiectmada/pic/work/@test/_primary.vhd
proiectmada/pic/work/@timing@generator
proiectmada/pic/work/@timing@generator/verilog.asm
proiectmada/pic/work/@timing@generator/_primary.dat
proiectmada/pic/work/@timing@generator/_primary.vhd
proiectmada/pic/work/@w@reg
proiectmada/pic/work/@w@reg/verilog.asm
proiectmada/pic/work/@w@reg/_primary.dat
proiectmada/pic/work/@w@reg/_primary.vhd
proiectmada/pic/work/_info
proiectmada/pic/WReg.v
proiectmada/Symplyfy
proiectmada/Symplyfy/ADDRMux.jpg
proiectmada/Symplyfy/ALUMux.jpg
proiectmada/Symplyfy/ALU_1.jpg
proiectmada/Symplyfy/ALU_2.jpg
proiectmada/Symplyfy/IDC_1.jpg
proiectmada/Symplyfy/IDC_2.jpg
proiectmada/Symplyfy/IR.jpg
proiectmada/Symplyfy/PC.jpg
proiectmada/Symplyfy/PIC.jpg
proiectmada/Symplyfy/RAM_1.jpg
proiectmada/Symplyfy/RAM_2.jpg
proiectmada/Symplyfy/RAM_3.jpg
proiectmada/Symplyfy/RAM_4.jpg
proiectmada/Symplyfy/Stack.jpg
proiec