CDN加速镜像 | 设为首页 | 加入收藏夹
登陆 | 会员注册
当前位置： 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程
收藏

文件名称:FPGA_DDR_SDRAMverilog

  • 所属分类：
    VHDL-FPGA-Verilog
  • 标签属性：
    [PDF]
  • 上传时间：
    2012-11-16
  • 文件大小：
    466.27kb
  • 已下载：
    0次
  • 提 供 者：
    姜****
  • 相关连接：
    无
  • 下载说明：
    别用迅雷下载，失败请重下，重下不扣分！
修正介绍说明

介绍说明－－下载内容来自于网络，使用问题请自行百度

基于Xilinx FPGA的DDRSDRAM的Verilog控制代码，使用的FPGA为Virtex-4，实现对DDRSDRAM的简单控制（对一系列地址的写入和读取）。-Xilinx FPGA-based DDRSDRAM the control of the Verilog code, the use of the FPGA for the Virtex-4, to achieve a simple DDRSDRAM control (on a series of addresses to write and read).
相关搜索： ddrsdram code in verilog FPGA DD

(系统自动生成,下载前可以参看下载内容)

下载文件列表

基于FPGA的DDR SDRAMverilog代码/mem_interface_top.txt
基于FPGA的DDR SDRAMverilog代码/mem_interface_top_addr_gen_0.txt
基于FPGA的DDR SDRAMverilog代码/mem_interface_top_backend_fifos_0.txt
基于FPGA的DDR SDRAMverilog代码/mem_interface_top_backend_rom_0.txt
基于FPGA的DDR SDRAMverilog代码/mem_interface_top_cmp_rd_data_0.txt
基于FPGA的DDR SDRAMverilog代码/mem_interface_top_controller_iobs_0.txt
基于FPGA的DDR SDRAMverilog代码/mem_interface_top_data_gen_16.txt
基于FPGA的DDR SDRAMverilog代码/mem_interface_top_data_path_0.txt
基于FPGA的DDR SDRAMverilog代码/mem_interface_top_data_path_iobs_0.txt
基于FPGA的DDR SDRAMverilog代码/mem_interface_top_data_tap_inc.txt
基于FPGA的DDR SDRAMverilog代码/mem_interface_top_data_write_0.txt
基于FPGA的DDR SDRAMverilog代码/mem_interface_top_ddr_controller_0.txt
基于FPGA的DDR SDRAMverilog代码/mem_interface_top_idelay_ctrl.txt
基于FPGA的DDR SDRAMverilog代码/mem_interface_top_infrastructure.txt
基于FPGA的DDR SDRAMverilog代码/mem_interface_top_infrastructure_iobs_0.txt
基于FPGA的DDR SDRAMverilog代码/mem_interface_top_iobs_0.txt
基于FPGA的DDR SDRAMverilog代码/mem_interface_top_main_0.txt
基于FPGA的DDR SDRAMverilog代码/mem_interface_top_parameters_0.txt
基于FPGA的DDR SDRAMverilog代码/mem_interface_top_pattern_compare8.txt
基于FPGA的DDR SDRAMverilog代码/mem_interface_top_RAM_D_0.txt
基于FPGA的DDR SDRAMverilog代码/mem_interface_top_rd_data_0.txt
基于FPGA的DDR SDRAMverilog代码/mem_interface_top_rd_data_fifo_0.txt
基于FPGA的DDR SDRAMverilog代码/mem_interface_top_rd_wr_addr_fifo_0.txt
基于FPGA的DDR SDRAMverilog代码/mem_interface_top_tap_ctrl_0.txt
基于FPGA的DDR SDRAMverilog代码/mem_interface_top_tap_logic_0.txt
基于FPGA的DDR SDRAMverilog代码/mem_interface_top_test_bench_0.txt
基于FPGA的DDR SDRAMverilog代码/mem_interface_top_top_0.txt
基于FPGA的DDR SDRAMverilog代码/mem_interface_top_user_interface_0.txt
基于FPGA的DDR SDRAMverilog代码/mem_interface_top_v4_dm_iob.txt
基于FPGA的DDR SDRAMverilog代码/mem_interface_top_v4_dqs_iob.txt
基于FPGA的DDR SDRAMverilog代码/mem_interface_top_v4_dq_iob.txt
基于FPGA的DDR SDRAMverilog代码/mem_interface_top_wr_data_fifo_16.txt
基于FPGA的DDR SDRAMverilog代码/使用 Virtex-4 FPGA 器件实现DDR SDRAM控制器.pdf
基于FPGA的DDR SDRAMverilog代码

相关说明

  • 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
  • 搜珍网是交换下载平台，只提供交流渠道，下载内容来自于网络，除下载问题外，其它问题请自行百度。更多...
  • 本站已设置防盗链，请勿用迅雷、QQ旋风等下载软件下载资源，下载后用WinRAR最新版进行解压.
  • 如果您发现内容无法下载，请稍后再次尝试；或换浏览器；或者到消费记录里找到下载记录反馈给我们.
  • 下载后发现下载的内容跟说明不相乎，请到消费记录里找到下载记录反馈给我们，经确认后退回积分.
  • 如下载前有疑问，可以通过点击"提供者"的名字，查看对方的联系方式，联系对方咨询.
查看所有评论

相关评论

暂无评论内容．

发表评论

*快速评论： 推荐 一般 有密码 和说明不符 不是源码或资料 文件不全 不能解压 纯粹是垃圾
*内　　容：
*验 证 码：
搜珍网 www.dssz.com