CDN加速镜像 | 设为首页 | 加入收藏夹
登陆 | 会员注册
当前位置： 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程
收藏

文件名称:s3esk

  • 所属分类：
    VHDL-FPGA-Verilog
  • 标签属性：
    [Matlab] [源码]
  • 上传时间：
    2012-11-16
  • 文件大小：
    32.74mb
  • 已下载：
    0次
  • 提 供 者：
    ae***
  • 相关连接：
    无
  • 下载说明：
    别用迅雷下载，失败请重下，重下不扣分！
修正介绍说明

介绍说明－－下载内容来自于网络，使用问题请自行百度

spartan 3e开发板的实验例程，包括对应的说明文档-spartan 3e development board test routines, including the corresponding documentation
相关搜索： spartan 3e Spartan s3esk VHDL spartan 3 spartan vhdl ut6264 VHDL loopback.v uart_rx.v spartan 3an

(系统自动生成,下载前可以参看下载内容)

下载文件列表

开发板实验例程/labdocs/01_tool_flow_demo_9.doc
开发板实验例程/labdocs/02_arwz_pace_demo_9.doc
开发板实验例程/labdocs/03_global_time_const_lab_9.doc
开发板实验例程/labdocs/04_Synthesis_lab_XST_9.doc
开发板实验例程/labdocs/05_coregen_lab_9.doc
开发板实验例程/labdocs/06_chipscope_lab_9.doc
开发板实验例程/labs/verilog/lab2/arwz_pace.dhp
开发板实验例程/labs/verilog/lab2/arwz_pace.ise
开发板实验例程/labs/verilog/lab2/arwz_pace.ise.old
开发板实验例程/labs/verilog/lab2/arwz_pace.ise_ISE_Backup
开发板实验例程/labs/verilog/lab2/arwz_pace_ise7_bak.zip
开发板实验例程/labs/verilog/lab2/arwz_pace_ise9migration.zip
开发板实验例程/labs/verilog/lab2/bbfifo_16x8.v
开发板实验例程/labs/verilog/lab2/kcpsm3.v
开发板实验例程/labs/verilog/lab2/kcuart_rx.v
开发板实验例程/labs/verilog/lab2/kcuart_tx.v
开发板实验例程/labs/verilog/lab2/Project.dhp
开发板实验例程/labs/verilog/lab2/transcript
开发板实验例程/labs/verilog/lab2/uart_clock.v
开发板实验例程/labs/verilog/lab2/uart_clock_summary.html
开发板实验例程/labs/verilog/lab2/uart_rx.v
开发板实验例程/labs/verilog/lab2/uart_rx_summary.html
开发板实验例程/labs/verilog/lab2/uart_tx.v
开发板实验例程/labs/verilog/lab2/UCLOCK.V
开发板实验例程/labs/verilog/lab2/__ISE_repository_arwz_pace.ise_.lock
开发板实验例程/labs/verilog/lab3/Assembler/assemble.bat
开发板实验例程/labs/verilog/lab3/Assembler/CONSTANT.TXT
开发板实验例程/labs/verilog/lab3/Assembler/KCPSM3.EXE
开发板实验例程/labs/verilog/lab3/Assembler/LABELS.TXT
开发板实验例程/labs/verilog/lab3/Assembler/PASS1.DAT
开发板实验例程/labs/verilog/lab3/Assembler/PASS2.DAT
开发板实验例程/labs/verilog/lab3/Assembler/PASS3.DAT
开发板实验例程/labs/verilog/lab3/Assembler/PASS4.DAT
开发板实验例程/labs/verilog/lab3/Assembler/PASS5.DAT
开发板实验例程/labs/verilog/lab3/Assembler/PROGRAM.COE
开发板实验例程/labs/verilog/lab3/Assembler/PROGRAM.DEC
开发板实验例程/labs/verilog/lab3/Assembler/PROGRAM.FMT
开发板实验例程/labs/verilog/lab3/Assembler/PROGRAM.HEX
开发板实验例程/labs/verilog/lab3/Assembler/PROGRAM.LOG
开发板实验例程/labs/verilog/lab3/Assembler/PROGRAM.M
开发板实验例程/labs/verilog/lab3/Assembler/program.psm
开发板实验例程/labs/verilog/lab3/Assembler/PROGRAM.V
开发板实验例程/labs/verilog/lab3/Assembler/PROGRAM.VHD
开发板实验例程/labs/verilog/lab3/Assembler/ROM_form.coe
开发板实验例程/labs/verilog/lab3/Assembler/ROM_form.v
开发板实验例程/labs/verilog/lab3/Assembler/ROM_form.vhd
开发板实验例程/labs/verilog/lab3/loopback.v
开发板实验例程/labs/verilog/lab3/pinouts.txt
开发板实验例程/labs/verilog/lab3/testbench.v
开发板实验例程/labs/verilog/lab3/time_const/bbfifo_16x8.v
开发板实验例程/labs/verilog/lab3/time_const/isim.hdlsourcefiles
开发板实验例程/labs/verilog/lab3/time_const/isim.log
开发板实验例程/labs/verilog/lab3/time_const/isim.tmp_save/_1
开发板实验例程/labs/verilog/lab3/time_const/isimwavedata.xwv
开发板实验例程/labs/verilog/lab3/time_const/kcpsm3.v
开发板实验例程/labs/verilog/lab3/time_const/kcuart_rx.v
开发板实验例程/labs/verilog/lab3/time_const/kcuart_tx.v
开发板实验例程/labs/verilog/lab3/time_const/loopback.v
开发板实验例程/labs/verilog/lab3/time_const/loopback_summary.html
开发板实验例程/labs/verilog/lab3/time_const/loopback_testbench_v_tf_isim_beh.exe
开发板实验例程/labs/verilog/lab3/time_const/my_dcm.xaw
开发板实验例程/labs/verilog/lab3/time_const/time_const.ise
开发板实验例程/labs/verilog/lab3/time_const/time_const.ise_8.1i_backup
开发板实验例程/labs/verilog/lab3/time_const/time_const.ise_ISE_Backup
开发板实验例程/labs/verilog/lab3/time_const/time_const_ise9migration.zip
开发板实验例程/labs/verilog/lab3/time_const/uart_rx.v
开发板实验例程/labs/verilog/lab3/time_const/uart_tx.v
开发板实验例程/labs/verilog/lab3/time_const/_xmsgs/fuse.xmsgs
开发板实验例程/labs/verilog/lab3/time_const/__ISE_repository_time_const.ise_.lock
开发板实验例程/labs/verilog/lab4/Assembler/CONSTANT.TXT
开发板实验例程/labs/verilog/lab4/Assembler/KCPSM3.EXE
开发板实验例程/labs/verilog/lab4/Assembler/LABELS.TXT
开发板实验例程/labs/verilog/lab4/Assembler/PASS1.DAT
开发板实验例程/labs/verilog/lab4/Assembler/PASS2.DAT
开发板实验例程/labs/verilog/lab4/Assembler/PASS3.DAT
开发板实验例程/labs/verilog/lab4/Assembler/PASS4.DAT
开发板实验例程/labs/verilog/lab4/Assembler/PASS5.DAT
开发板实验例程/labs/verilog/lab4/Assembler/PROGRAM.COE
开发板实验例程/labs/verilog/lab4/Assembler/PROGRAM.DEC
开发板实验例程/labs/verilog/lab4/Assembler/PROGRAM.FMT
开发板实验例程/labs/verilog/lab4/Assembler/PROGRAM.HEX
开发板实验例程/labs/verilog/lab4/Assembler/PROGRAM.LOG
开发板实验例程/labs/verilog/lab4/Assembler/PROGRAM.M
开发板实验例程/labs/verilog/lab4/Assembler/program.psm
开发板实验例程/labs/verilog/lab4/Assembler/PROGRAM.V
开发板实验例程/labs/verilog/lab4/Assembler/PROGRAM.VHD
开发板实验例程/labs/verilog/lab4/Assembler/ROM_form.coe
开发板实验例程/labs/verilog/lab4/Assembler/ROM_form.v
开发板实验例程/labs/verilog/lab4/Assembler/ROM_form.vhd
开发板实验例程/labs/verilog/lab4/synth_lab/bbfifo_16x8.v
开发板实验例程/labs/verilog/lab4/synth_lab/kcpsm3.v
开发板实验例程/labs/verilog/lab4/synth_lab/kcuart_rx.v
开发板实验例程/labs/verilog/lab4/synth_lab/kcuart_tx.v
开发板实验例程/labs/verilog/lab4/synth_lab/loopback.ucf
开发板实验例程/labs/verilog/lab4/synth_lab/loopback.ut
开发板实验例程/labs/verilog/lab4/synth_lab/loopback.v
开发板实验例程/labs/verilog/lab4/synth_lab/loopback_last_par.ncd
开发板实验例程/labs/verilog/lab4/synth_lab/loopback_prev_built.ngd
开发板实验例程/labs/verilog/lab4/synth_lab/loopback_summary.html
开发板实验例程/labs/verilog/lab4/synth_lab/loopback_vhdl.prj
开发板实验例程/labs/verilog/lab4/synth_lab/my_dcm.xaw
开发板实验例程/labs/verilog/lab4/synth_lab/PROGRAM.V
开发板实验例程/labs/verilog/lab4/synth_lab/synth_lab.ise
开发板实验例程/labs/verilog/lab4/synth_lab/synth_lab.ise_ISE_Backup
开发板实验例程/labs/verilog/lab4/synth_lab/synth_lab.ntrc_log
开发板实验例程/labs/verilog/lab4/synth_lab/synth_lab_ise9migration.zip
开发板实验例程/labs/veril

相关说明

  • 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
  • 搜珍网是交换下载平台，只提供交流渠道，下载内容来自于网络，除下载问题外，其它问题请自行百度。更多...
  • 本站已设置防盗链，请勿用迅雷、QQ旋风等下载软件下载资源，下载后用WinRAR最新版进行解压.
  • 如果您发现内容无法下载，请稍后再次尝试；或换浏览器；或者到消费记录里找到下载记录反馈给我们.
  • 下载后发现下载的内容跟说明不相乎，请到消费记录里找到下载记录反馈给我们，经确认后退回积分.
  • 如下载前有疑问，可以通过点击"提供者"的名字，查看对方的联系方式，联系对方咨询.
查看所有评论

相关评论

暂无评论内容．

发表评论

*快速评论： 推荐 一般 有密码 和说明不符 不是源码或资料 文件不全 不能解压 纯粹是垃圾
*内　　容：
*验 证 码：
搜珍网 www.dssz.com