CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 搜索资源 - 七段 数码管

搜索资源列表

  1. seven-segment

    0下载:
  2. 七段数码管显示程序,单片机程序,与大家共享-The seven-segment digital tube display program, SCM, and share
  3. 所属分类:software engineering

    • 发布日期:2017-03-30
    • 文件大小:57119
    • 提供者:guofengying
  1. sramright

    0下载:
  2. 控制SRAM的读写; 向SRAM中写入12个数据,这12个数据由助教随机给出; 当按下4×3键盘上的按键时,读出对应的数据,并显示在七段数码管上; SRAM为16位,用16进制表示为4位字符,对应4个七段数码管; -Control SRAM read and write write to the SRAM 12 data, the 12 random data is given by the TA when you press the 4 × 3 keys on the ke
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:1605
    • 提供者:李峰
  1. jingsaiqiangdaqi

    0下载:
  2. 逻辑开关K0~K7代表竞赛抢答按钮0~7号,当某个逻辑电平开关置“1”时,相当某组抢答按钮按下。在七段数码管上将其组号(0~7)显示出来,并使微机扬声器响一下。-The logic switching K0 to K7 behalf of the contest Qiangda button 0 to 7, when a logic level switch is set to " 1" , quite a group Responder button press. Its gr
  3. 所属分类:assembly language

    • 发布日期:2017-11-05
    • 文件大小:3779
    • 提供者:李翔辉
  1. 30S_basketball

    2下载:
  2. 设计了篮球竞赛30秒计时器。此计时器功能齐全,可以直接清零、启动、暂停和连续以及具有光电报警功能,同时应用了七段数码管来显示时间。此计时器有了启动、暂停和连续功能,可以方便地实现断点计时功能,当计时器递减到零时,会发出光电报警信号。-It designed a 30-second timer basketball competition. This timer functions, can be directly cleared, start, pause, and a row and a ph
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-20
    • 文件大小:805849
    • 提供者:刘一航
  1. BCDDECODER

    0下载:
  2. 实现BCD译码,用七段数码管显示,2-10进制转换.-BCD decoding, seven-segment LED display ,2-decimal conversion.
  3. 所属分类:RichEdit

    • 发布日期:2017-11-28
    • 文件大小:2257
    • 提供者:mashasha
  1. Led_seg7

    0下载:
  2. 本文件给出了一个七段数码管的verilog代码,并附上测试代码。-This document gives a seven-segment digital tube verilog code, and attach the test code.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-29
    • 文件大小:1224
    • 提供者:秦艳召
  1. khdljhldfhljfhjfkj

    0下载:
  2. 七段数码管的动态显示,附有proteus电路图和keil源程序-Segment digital tube dynamic display with proteus schematic and keil source
  3. 所属分类:assembly language

    • 发布日期:2017-11-29
    • 文件大小:61493
    • 提供者:李存真
  1. seg7

    0下载:
  2. FPGA环境下,利用VHDL编程实现七段数码管的显示功能。-FPGA environment, VHDL programming seven segment LED display function.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-02
    • 文件大小:397034
    • 提供者:吴霏羽
  1. T5.zip

    0下载:
  2. 能够通过2 位七段数码管显示按键编号,显示范围0‐15 按键采用4*4 方式的矩阵键盘,编号K0 – K15 能够分别统计按键被按下的次数,并通过1 位七段数码管显示,显示范围0‐9 ,Through two seven-segment LED display button number, range 0-15 key way 4* 4 matrix keyboard Number K0- K15 respectively Statistics button is pressed, the
  3. 所属分类:Other Embeded program

    • 发布日期:2017-11-16
    • 文件大小:953
    • 提供者:谢坚
  1. yima

    0下载:
  2. 七段数码管的驱动程序,输入四位二进制码,输出七位数码管(低电平驱动)驱动代码-Segment digital tube driver, enter the four-bit binary code, the output of seven digital tube driver code
  3. 所属分类:MiddleWare

    • 发布日期:2017-11-06
    • 文件大小:1094457
    • 提供者:风光
  1. led_key

    0下载:
  2. LED七段数码管键控显示,通过矩阵键盘控制,-LED nixie tubes keying display,using matrix keyboard controlling
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-30
    • 文件大小:752
    • 提供者:小乙
  1. led

    0下载:
  2. 实验目的:理解LED七段数码管的显示控制原理,掌握数码管与MCU的接口技术,能够编写数码管显示驱动程序;熟悉接口程序调试方法。 实验内容:利用C8051F310单片机控制数码管显示器 基本要求: 利用末位数码管循环显示数字0-9,显示切换频率为1Hz。 提高要求:    在4位数码管显示器上依次显示当天日期和时间,显示格式如下:    yyyy (年份)    mm.dd(月份.日) hh.mm(小时.分钟)-The purpose of the experim
  3. 所属分类:SCM

    • 发布日期:2017-11-21
    • 文件大小:1716
    • 提供者:veryshi
  1. miaobiao

    0下载:
  2. 它具有计时功能。此秒表有两个按键(reset, start)按下reset键后,秒表清零,按下start键后,开始计时,再次按下start键后, 暂停计时,秒表显示内容闪烁。 用FPGA开发板上的两个七段数码管显示时间(以秒为单位),计时由0 到 59 循环。-It has a timer function. This stopwatch has two buttons (reset, start) reset button is pressed, the stopwatch is clear
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-10
    • 文件大小:1362820
    • 提供者:张远辉
  1. basic-program

    0下载:
  2. 一些基础汇编实验代码,包括中断,七段数码管等基础内容,初学者可借鉴。-Some compilation of experimental code, including interrupt, the basis of the content of the seven-segment digital tube, beginners can learn.
  3. 所属分类:assembly language

    • 发布日期:2017-11-30
    • 文件大小:49704
    • 提供者:康伟强
  1. shumaguan2

    0下载:
  2. 七段数码管 VHDL 电子钟 简单的 加油-i don t know how to fanyi
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-01
    • 文件大小:310841
    • 提供者:冯小明
  1. Desktop

    0下载:
  2. 51单片机ad转换及七段数码管显示程序(数码管的显示调用子程序)-51 SCM ad conversion and seven-segment digital tube display program (digital tube display subroutine calls)
  3. 所属分类:SCM

    • 发布日期:2017-11-30
    • 文件大小:2137
    • 提供者:仲园
  1. SHFRTLED

    0下载:
  2. 在FPGA开发板的七段数码管上实现“APPLE”字符的循环移动。-" APPLE" circular movement of the characters in the seven-segment digital tube on the FPGA development board.
  3. 所属分类:Windows Develop

    • 发布日期:2017-11-20
    • 文件大小:261006
    • 提供者:jiangcao
  1. Timer

    0下载:
  2. 用verilog语言实现的定时器。在DE2-70开发板上设计,七段数码管分别用于显示时/分/秒,并带有预置时间功能。-Timer verilog language. DE2-70 development board design, seven-segment digital tubes were used to display hours/minutes/seconds, with the function of the preset time.
  3. 所属分类:Other systems

    • 发布日期:2017-11-10
    • 文件大小:3179026
    • 提供者:Min Sun
  1. 7_LED

    0下载:
  2. 七段数码管动态显示电路设计,完成在4个数码管上显示0到9999不同的数字,包含仿真程序。-Segment digital tube dynamic display circuit design, completed in four digital tube display 0-9999 different digital, contains the emulator.
  3. 所属分类:Other systems

    • 发布日期:2017-12-06
    • 文件大小:242617
    • 提供者:zhangsan
  1. jieshou

    0下载:
  2. 单片机双击通信接收代码,将传送过来的数字显示在七段数码管上,并且实时将主机发过来的数字如温度显示出来-SCM double-communications receiver code will be sent over the digital display on the 7-segment digital tube, and real-time host sent me digital temperature display
  3. 所属分类:SCM

    • 发布日期:2017-11-22
    • 文件大小:926
    • 提供者:robertbrown
« 1 2 ... 12 13 14 15 16 1718 19 20 21 22 ... 27 »
搜珍网 www.dssz.com