搜索资源列表
clkrecoveryDPLL
- 用于时钟恢复的全数字锁相环设计，可以去掉时钟的抖动。
timeclock
- 数字钟在日常生活中最常见，应用也最广泛。本文主要就是设计一款数字电子时钟钟，以AT89C51单片机为核心，四位一体共阴数码管显示模块、轻触开关做功能设计等功能模块。本数字电子时钟采用24小时制方式显示时间和星期，及年月日显示等功能，同时还具有闹钟，定时，秒表的功能。 文章的核心主要从硬件设计和软件编程两个大的方面。硬件电路设计主要包括单片机，按键，数码管显示，电源等几部分组成。软件用汇编语言来实现，主要包括主程序、显示子程序、时钟子程序、定时子程序、秒表子程序等软件模块。
av
- 多功能数字钟的设计。要求：使用单片机实现智能数字钟，应该具有以下功能： 1，能动态显示年月日、时分秒（用LCD液晶显示），误差小于±10％； 2，具有闹钟功能； 3，重要事件提醒功能； 4，液晶显示具有反显选择功能。 摘 要 多功能数字钟在电子产品的研发和制造中占有很重要的位置，其主要功能在于能动态显示时间，并且具有闹钟和重要事件提醒等多种功能，用途广泛，意义深远。本次课程设计规定使用单片机制作一个简易的多功能电子钟。使用AT89S51单片机编程产生数字信号，以及驱
d11
- 用层次化设计完成倒计时装置 输入：16位二进制倒计时起始数字、倒计时起始数字的输入使能信号、 倒计时开始信号、复位信号、1MHz时钟信号、10Hz时钟信号。 输出：数码管数据信号及宣统信号，倒计时结束信号。
digital_system_CAD_lab_direction
- 数字系统CAD 开发平台实验部分共有6 个实验，内容覆盖了ISE 的设计使用、片内逻 辑分析仪ChipScope 的使用、设计仿真工具Modelsim 的使用、以及嵌入式系统设计工具EDK的使用等内容。在每个实验的说明中分别介绍它们的使用。 包括： 实验一、7 段数码管显示简单的时钟 实验二、设计串口与计算机通信 实验三、A/D 采样模块设计 实验四、使用DAC7634 设计频率发生器 实验五、频率发生器的设计与仿真 实验六、应用嵌入式系统设计基本的串口收发程序
tftff
- 多功能数字钟的设计，利用一块芯片完成除时钟源、按键、扬声器和显示器
C源代码实例
- 包含220个C语言的各种源程序：001 第一个C程序 002 运行多个源文件 003 求整数之积 004 比较实数大小 005 字符的输出 006 显示变量所占字节数 007 自增/自减运算 008 数列求和 009 乘法口诀表 010 猜数字游戏 011 模拟ATM（自动柜员机）界面 012 用一维数组统计学生成绩 013 用二维数组实现矩阵转置 014 求解二维数组的最大/最小元素 015 利用数组求前n个
WL40987330 C语言算法集
- 目录 第一部分 基础篇 001 第一个C程序 002 运行多个源文件 003 求整数之积 004 比较实数大小 005 字符的输出 006 显示变量所占字节数 007 自增/自减运算 008 数列求和 009 乘法口诀表 010&
c51源程序集合
- 源码 │ 0108_12864LCD-F149.ASM │ 12232-1520.c │ 12232.c │ 12864-ks0108.asm │ 12864-ST7290-F149.C │ 12864-zb.c │ 12887.c │ 24C01-64.C │ 24C01-F440.C │ 28sf040a.asm │ 51use.txt │ 6963.C │ 93c46.asm │ 93c46.c │ 93cxx.c │ ad7416-mcuzb.c │ ad7416.c │ AT24C01
tmx
- 设计一个8位数字显示的简易频率计。能够测试1Hz~1MHz方正波信号的频率；电路输入的基准时钟为10MHz，测量值以BCD码形式输出；系统有复位键；-Design a simple 8-bit digital display frequency counter. Able to test 1Hz ~ 1MHz Fangzheng Bo signal frequency circuit input reference clock is 10MHz, the measured value in B
shuiwen
- 用单片机系统进行温度实时采集与控制是本设计的主要内容。温度信号由AD590K和温度/电压转换电路提供，对AD590K进行了精度优于±0.1℃的非线性补偿。模拟电压量-数字量转换采用TI公司12位开关电容逐次逼近AD转换器TLC2543。功率控制部分采用光电耦合器件和场效应管组成固态继电器控制功率电阻加热，实现强电和弱电完全隔离，功率控制无触点无噪声使用寿命长功耗较低使系统灵敏度高和抗干扰能力显著提高。时钟部分采用飞利浦公司的专用时钟芯片PCF8583，实现了实时时钟，定时开机以及提供RAM空间存
dsp
- 由于微电子技术的高速发展，由IC芯片构成的数字电子系统朝着规模大、体积小、速度快的方向飞速发展，而且发展速度越来越快。新器件的应用导致现代EDA设计的电路布局密度大，而且信号的频率也很高，随着高速器件的使用，高速DSP(数字信号处理) 系统设计会越来越多，处理高速DSP应用系统中的信号问题成为设计的重要问题，在这种设计中，其特点是系统数据速率、时钟速率和电路密集度都在不断增加，其PCB印制板的设计表现出与低速设计截然不同的行为特点，即出现信号完整性问题、干扰加重问题、电磁兼容性问题等等。-err
CPLDVHDL2
- 利用一块芯片完成除时钟源、按键、扬声器和显示器（数码管）之外的所有数字电路功能。所有数字逻辑功能都在CPLD器件上用VHDL语言实现。这样设计具有体积小、设计周期短（设计过程中即可实现时序仿真）、调试方便、故障率低、修改升级容易等特点-In addition to the completion of the use of a chip clock source, buttons, speakers and monitors (digital tube) all the figures outsi
PCF8563
- 本设计建议以单片机为控制核心，采用PCF8563为时钟基准，LED/LCD显示，设计一数字万年历-The design proposals for the control of a single-chip core clock used for the PCF8563 base, LED/LCD display, the design of figure 1 calendar
PLL
- PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定在数据的上升和下降沿上； 顶层文件是PLL.GDF-Digital phase-locked loop PLL is the design source code, which, Fi is the input frequency (receive data), Fo (Q5) is
clock
- 数字钟在日常生活中最常见，应用也最广泛。本文主要就是设计一款数字钟，以89C51单片机为核心，配备液晶显示模块、时钟芯片、等功能模块。-clock
keil
- 设计以键盘为中心系统软件并完成以下功能： 显示P，表示进入监控状态； 按数字键时显示数字； 功能键1：进入 LED 8*8显示； 功能键2：进入 时钟显示； 功能键3：进入 24C02读写； 功能键4：返回监控，显示P； 以LED/LCD作为显示屏。 -The keyboard-centric design system software and complete the following functions: display P, said that acce
Sequencedetector
- 序列检测器可用来检测一组或多组由二进制码组成的脉冲序列信号，这在数字通信领域有广泛的应用。当检测器连续收到一组串行二进制码后，若这组码与检测器中预制的码相同，输出为A，否则输出为B。序列检测I/O口的设计如下：设Din是串行数据输入端，clk是工作时钟，clr是复位信号，D是8位待检测预置数，QQ是检测结果输出端。-Sequence detector can be used to detect one or more sets consisting of binary code from the
Sequencedetector
- 序列检测器可用来检测一组或多组由二进制码组成的脉冲序列信号，这在数字通信领域有广泛的应用。当检测器连续收到一组串行二进制码后，若这组码与检测器中预制的码相同，输出为A，否则输出为B。序列检测I/O口的设计如下：设Din是串行数据输入端，clk是工作时钟，clr是复位信号，D是8位待检测预置数，QQ是检测结果输出端。-Sequence detector can be used to detect one or more sets consisting of binary code from the
projiect
- 简单数字系统的系统级设计，完成E1clk 时钟1/32 分频产生64K 时钟的设计-A simple system-level design of digital systems to complete E1clk clock 1/32 min 64K clock frequency generated design