搜索资源列表
GPS
- 设计一个年误差在毫秒级、免校对的数字钟，要求带有时分秒显示、掉电时时钟正常运行、免校对。 选做：增加报时功能，日报时点数最大100点，报时点掉电不丢失，并可冬夏季报时时间自动切换，各报时点报时时间可控。 -Design error in a millisecond years, free proof of the digital clock, minutes and seconds required with a display, power-down when the clock is
dianzizhong
- 用凌阳61板设计的数字电子钟，用LCD显示，并且带有1302时钟芯片 -Sunplus 61 plate design with digital electronic clock with LCD display and clock chip with 1302
counter
- 本文介绍了基于FPGA的数字频率计的设计方法，设计采用硬件描述语言Verilog ，在软件开发平台ISE上完成，可以在较高速时钟频率（48MHz）下正常工作。该数字频率计采用测频的方法，能准确的测量频率在10Hz到100MHz之间的信号。-This article describes the FPGA-based digital frequency meter design method using hardware descr iption language Verilog, ISE on t
digital-electronic-clock
- 基于VHDL的数字电子时钟的设计 实现计时，秒表，闹钟功能-VHDL-based design implementation digital electronic clock timer, stopwatch, alarm clock function
weitb
- 在数字通信中，通常直接从接收到的数字信号中提取位同步信号，这种直接法按其提取同步信号的方式，大致可分为滤波法和锁相法。锁相法是指利用锁相环来提取位同步信号的方法，本设计方案就是基于锁相环的位同步提取方法，能够比较快速地提取位同步时钟，并且设计简单，方便修改参数。采用Quartus II设计软件对系统进行了仿真试验，并用Altera的Cyclone II系列FPGA芯片Ep2c5予以实现。-In digital communication, usually from receiving direc
ZHSJ
- 数字电子钟的设计：可以实现时分秒，时钟预置功能，也会显示年月日。-Digital electronic clock design: when minutes and seconds can be achieved, clock preset function will display month, day.
qdq_ise9migration
- 六人抢答器是旨在模仿答题抢答过程中选手抢答，答题倒计时，主持人控制以及数字清零等步骤。原则上算作是模拟仿真类动手实验，设计难点有筛选抢中的选手，抑制有选手违规抢答，主持人控制答题以及抢答时间，强中或者答题时间到的报警时间，以及在大屏幕上显示时钟倒计时以及抢中的选手编号并且对LED灯进行复位。-Six Responder is designed to mimic the answer in the answer in the answer in the process of players,
shizhong
- 利用51单片机定时器设计一个具有完整时钟功能的数字钟（能自动更新并显示时、分、秒，年月日），采用1602液晶显示，使用到矩阵键盘和独立键盘分设相应按键，可供时间调节。具备闹钟功能，能根据设定的起闹时间准时起闹。具有起闹时间设定、更改，闹钟开启、关闭功能。-51 single-chip timer to design a digital clock with full clock function (automatically updated and displayed, minutes, sec
EDAshuzimiaobiao
- EDA数字秒表 一、总体设计要求： 设计一个数字秒表，共有6位输出显示，分别为百分之一秒、十分之一秒、秒、十秒、分、十分；秒表的最大计数容量为60分钟，当计时达60分钟后，蜂鸣器报警；秒表还需有一个启动信号和一个归零信号，以便秒表能随意启停及归零。 二、技术要点： 1.秒表的逻辑结构主要由显示译码器、分频器、十进制计数器、六进制计数器和报警器组成。 2.最关键的是精确的100Hz计时脉冲如何获得，可由高频时钟信号经分频得到； 3.设计时钟扫描模块seltime和显示译码器
eda
- EDA 正弦信号发生器：正弦信号发生器的结构有四部分组成，如图1所示。20MHZ经锁相环PLL20输出一路倍频的32MHZ片内时钟,16位计数器或分频器CNT6，6位计数器或地址发生器CN6，正弦波数据存储器data_rom。另外还需D/A0832（图中未画出）将数字信号转化为模拟信号。此设计中利用锁相环PLL20输入频率为20MHZ的时钟，输出一路分频的频率为32MHZ的片内时钟，与直接来自外部的时钟相比，这种片内时钟可以减少时钟延时和时钟变形，以减少片外干扰 还可以改善时钟的建立时间和保持时
A
- 基于CPLD的VHDL语言数字钟(含秒表)设计及程序 利用一块芯片完成除时钟源、按键、扬声器和显示器（数码管）之外的所有数字电路功能。所有数字逻辑功能都在CPLD器件上用VHDL语言实现。这样设计具有体积小、设计周期短（设计过程中即可实现时序仿真）、调试方便、故障率低、修改升级容易等特点。-The VHDL language based on CPLD digital clock (including a stopwatch) design and program By usin
shizhong
- 数字逻辑课程设计，基于EWB软件设计一个数字电子时钟，要求能实现十二进制和二十四禁止的转换，有秒时分的显示，-Digital Logic Course Design, EWB software to design a digital electronic clock, requiring 10 binary and 24 prohibit conversion, the display of seconds after midnight,
shu-kong-fen-pin-qi
- 数控分频器的功能就是当在输入端给定不同输入数据时将对输入的时钟信号有不同的分频比，数控分频器就是计数值可并行预置的加法计数器设计完成，方法是将计数溢出与预置数加载输入信号相接即可。利用QuartusII软件，可以用VHDL语言进行编写程序的放法进行对数控分频器的设计。这里不需要很好的数字电路的知识，只要懂得VHDL语句就可以实现对数字电路功能的设计。-NC divider function is that when given different input data at the input
VHDL-counter
- 在数字电路中，常需要对较高频率的时钟进行分频操作，得到较低频率的时钟信号。我们知道，在硬件电路设计中时钟信号时非常重要的。 下面我们介绍分频器的VHDL描述，在源代码中完成对时钟信号CLK的2分频，4分频，8分频，16分频。 -In digital circuits, and often need high frequency clock divider operating in lower frequency clock signal. We know that when the c
rev2
- 为达到干涉合成孔径声纳系统对信号源的特殊要求,提出了一种基于SOPC技术的FPGA实现方法,该信号源一方面提供给发射机模拟信号,还给回波信号采集系统提供时钟和同步信号以保证信号系统时间一致性,同时还给接收机的时变增益信号实现对回波信号衰减的补偿 另一方面还实时采集并传输声纳系统在水下的运动姿态、深度、压力等信息 经过湖试和海试,该信号源系统完成了模拟信号和数字信号各项指标的测试,满足设计要求。-To reach the special requirements interferometric s
ECGTEST
- 单片机系统的设计 由ADC0809与89C51构成的数据采集存储系统 信号采集部分: 前级经过处理放大的模拟信号通过ADC0809处理后转换成数字信号, ADC0809的转换时钟脉冲为200us, 为了有效的转换,ADC0809的start启动信号设置为100us的时钟脉冲，启动方式采用定时器溢出和软件写ＡＤＢＵＳＹ位启动相结合的方式，输出通道是采用软件分时控制其输出通道。输出后的数字信号直接送往单片机处理.-MCU system design by the composition
Timer
- 数字电子时钟的设计 能够报时 调整 整点报时-The design of digital electronic clock to chime adjustment
exp13
- 本实验的任务就是设计一个多功能数字钟，要求显示格式为：小时分钟－－秒钟，整点报时，报时时间为5秒，即从整点前5秒钟开始进行报时提示，LED开始闪烁，过整点后，停止闪烁。调整时间的按键用按键模块的KEY1和KEY2，KEY2调节小时，每按下一次，小时增加一个小时，KEY1调整分钟，每按下一次，分钟增加一分钟。另外用KEY0按键作为系统时钟复位，复位后全部显示0000－－00。（时间调整按钮按下后需停顿半秒钟以上设置方能生效）-The task of this experiment is to de
dsp
- 第1章DSP2407概述，第2章系统配置和中断，第3章存储器和IO空间，第4章时钟和低功耗模式，第5章数字输入输出，第6章事件管理器，第7章模数转换ADC模块，第8章串行通信接口SCI ，第9章串行外设接口SPI，第10章CAN接口，第11章看门狗，第12章开发工具及开发环境，第13章程序设计-Chapter 2 System Configuration and interrupt Overview Chapter 1 DSP2407, memory and IO space on Chapte
Programmoing
- 51单片机及其C语言程序开发实例,介绍了51单片机常用的模块电路设计与实现，主要模块有键盘、LCD显示、A/D转换、D/A转换、I2C总线应用、语音、实时时钟、红外、USB、步进电机、数字锁相环、串口通信、DDS等-51 microcontroller C language program development instance, introduced 51 single-chip module circuit design and implementation of the main mod