搜索资源列表
jishujidanpianji
- 设计一个单片机控制的秒表系统。利用单片机的定时器/计数器定时和记数的原理，结合显示电路、LED数码管以及按键来设计计时器。将软、硬件有机地结合起来，使得系统能够正确地进行加、减（倒）计时，数码管能够正确地显示时间。
cepinyi
- 测频仪自问世以来得到蓬勃发展，目前测频仪的功能正日渐完善。在电路实验中测量频率是一项十分重要的工作，基于计数器的功能设计了一个利用数字电路构成的可用来测量某些电信号频率的仪器，该仪器适合测量频率较高的电信号，具有电路简洁、测试范围广等优点。
Verilog_example
- 本文件包括多路选择器器建模，译码器实验程序，加法器实验程序，比较器实验程序，计数器建模，I2C接口标准建模源码，串行接口RS232标准建模源码标准，LCM建模源码，时钟６分频源码，串并转化源码。 ，对于硬件设计初学者来说有一定的参考价值。
countertimer
- 利用定时计数器，设计一个电子时钟，从左到右依次显示时分秒。有两种方法实现，一种是在中断程序中计数，产生时分秒计数，送到显示缓冲区。另一种是中断程序每一秒清除一个位变量，而主程序通过监视位变量的变化来知道每秒的时间。
counter
- 计数器的VHDL设计，已经在FPGA上验证
CPU
- 使用verilog作为CPU设计语言实现单数据通路五级流水线的CPU。具有32个通用寄存器、一个程序计数器PC、一个标志寄存器FLAG，一个堆栈寄存器STACK。存储器寻址粒度为字节。数据存储以32位字对准。采用32位定长指令格式，采用Load/Store结构，ALU指令采用三地址格式。支持有符号和无符号整数加、减、乘、除运算，并支持浮点数加、减、乘、除四种运算，支持与、或、异或、非4种逻辑运算，支持逻辑左移、逻辑右移、算术右移、循环右移4种移位运算，支持Load/Store操作，支持地址/立即
ping
- PING程序设计和实现，系统自带的ping命令当它接送完所有ICMP报文后，会对所有发送和所有接收的ICMP报文进行统计，从而计算ICMP报文丢失的比率。为达此目的，定义两个全局变量：接收计数器和发送计数器，用于记录ICMP报文接受和发送数目。丢失数目=发送总数-接收总数，丢失比率=丢失数目/发送总数
MyThirdProject
- 含异步清0和同步时钟使能的加法计数器的设计
alarm
- 1．6个数码管动态扫描显示驱动 2．按键模式选择(时\\分\\秒)与调整控制 3．用硬件描述语言(或混合原理图)设计时、分、秒计数器模块、按键控制状态机模块、动态扫描显示驱动模块、顶层模块。要求有闹钟定闹功能，时、分定闹即可，无需时、分、秒定闹。要求使用实验箱左下角的6个动态数码管(DS6 A~DS1A)显示时、分、秒；要求模式按键和调整按键信号都取自经过防抖处理后的按键跳线插孔。
top
- 用硬件描述语言(或混合原理图)设计模24计数器模块、4-7显示译码模块、顶层模块。
top1
- 1．6个数码管静态显示驱动 2．按键模式选择(时\\分\\秒)与调整控制 3．用硬件描述语言(或混合原理图)设计时、分、秒计数器模块、按键控制状态机模块、显示译码模块、顶层模块。要求使用实验箱右下角的6个静态数码管(DS8C, DS7C, DS4B, DS3B, DS2B, DS1B)显示时、分、秒；要求模式按键和调整按键信号都取自经过防抖处理后的按键跳线插孔。
dianzishizhong
- 题目：电子时钟的设计 一、实验目的： 1． 掌握多位计数器相连的设计方法。 2． 掌握十进制、六十进制、二十四进制计数器的设计方法。 3． 继续巩固多位数码管的驱动及编码。 4． 掌握扬声器的驱动 5． 掌握EPLD技术的层次化设计方法 二、实验要求： 1．用时、分、秒计数显示功能，以24小时循环计时。 2．具用清零，调节小时、分钟功能。 3．具用整点报时功能。
9
- 操作系统课程设计_进程调度演示源程序 #include \"stdio.h\" #include \"stdlib.h\" #include \"string.h\" typedef struct node { char name[10] /*进程标识符*/ int prio /*进程优先数*/ int round /*进程时间轮转时间片*/ int cputime /*进程占用CPU时间*/ int needtime /*进程到完成
VHDL
- 数字系统设计中的全加器、10进制计数器、2-4译码器、摩尔状态机、2-1路选择器的源代码
有译zhup
- 交通灯控制电路 一、 设计任务与要求 1．设计一个十字路口的交通灯控制电路，要求甲车道和乙车道两条交叉道路上的车辆交替 运行，每次通行时间都设为25秒； 2．要求黄灯先亮5秒，才能变换运行车道； 3．黄灯亮时，要求每秒钟闪亮一次 。 二、实验预习要求 1．复习数字系统设计基础。 2．复习多路数据选择器、二进制同步计数器的工作原理。 3．根据交通灯控制系统框图，画出完整的电路图。-a control circuit design tasks and requirements 1. Design
9999counter
- ——9999计数器模块 四输出 设计要求频率计为四段显示，故计数器采用0~~9999计数，可以很好的利用数码管，以及增加频率计的精确度。模块内包含俩个进程，一为计数进程，二为时基信号控制计数模块数据输出进程。
2008803
- 按键在数字电路设计中经常用到。按键的弹跳现象是数字系统设计中存在的客观问题。按键是机械触点，当接触点断开或闭合时会产生抖动。为使每一次按键只做一次响应，就必须去除抖动。本文对按键的抖动信号进行了分析，并通过计数器的方式完成了消除抖动电路模块的设计
ZLG7290Demo
- ZLG7290B 是广州周立功单片机发展有限公司自行设计的数码管显示驱动及键盘扫描 管理芯片。能够直接驱动8 位共阴式数码管（或64 只独立的LED），同时还可以扫描管理 多达64 只按键。其中有8 只按键还可以作为功能键使用，就像电脑键盘上的Ctrl、Shift、 Alt 键一样。另外ZLG7290B 内部还设置有连击计数器，能够使某键按下后不松手而连续有 效。采用I2C 总线方式，与微控制器的接口仅需两根信号线。该芯片为工业级芯片，抗干扰 能力强，在工业测控中已有大量应用
Des2Sim
- 本文介绍了一个使用 VHDL 描述计数器的设计、综合、仿真的全过程，作为我这一段 时间自学 FPGA/CPLD 的总结，如果有什么不正确的地方，敬请各位不幸看到这篇文章的 大侠们指正，在此表示感谢。当然，这是一个非常简单的时序逻辑电路实例，主要是详细 描述了一些软件的使用方法。文章中涉及的软件有Synplicity 公司出品的Synplify Pro 7.7.1； Altera 公司出品的 Quartus II 4.2；Mentor Graphics 公司出品的 ModelSim
work2CNT10
- 设计含异步清零和同步时钟使能的加法计数器