CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 搜索资源 - 计数器设计

搜索资源列表

  1. UniversalRegister

    0下载:
  2. 普通的缓冲器 这种设计是一个普通的缓冲器,可以做一个直接的缓冲器,也可以做一个双向的转移缓冲器,还可以做一个递增的计数器和递减计数器-Universal Register This design is a universal register which can be used as a straightforward storage register, a bi-directional shift register, an up counter and a down counter.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:953
    • 提供者:杜翔
  1. DVF

    0下载:
  2. 数控分频器的设计数控分频器 端口定义: CLK:时钟输入 D[7..0]:预置数据 Fout:分频输出 说明: D[7..0]作为8位加1计数器的初值,初值越大,分频输出频率越高,反之越低, -NC NC divider divider port the definition of design: CLK: Clock input D [7 .. 0]: preset data Fout: frequency output that: D [7 .. 0] as
  3. 所属分类:Windows Develop

    • 发布日期:2017-03-26
    • 文件大小:603
    • 提供者:张娟
  1. counter

    0下载:
  2. 利用EDA工具MAX-PlusII的VDHL输入法,输入VHDL程序,实现2位计数器,在七段译码器上以十进制显示:0、1、2、3、0、...。时钟信号使用83管脚。采用自动机状态转换方式设计该计数器;建立相应仿真波形文件,并进行波形仿真;分析设计电路的正确性。-The use of EDA tools VDHL of the MAX-PlusII input method, enter the VHDL program, the realization of two counters, in t
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:92446
    • 提供者:米石
  1. designofPC

    0下载:
  2. 单片机设计 基于PC机的电子琴设计 要使扬声器发出不同的音调,就得输入不同频率的波形。通过给8253定时/计数器装入不同的计数值,可以使其输出不同频率的方波。经过放大器的放大作用,便可驱动扬声器发出不同的音调,只要插入一段延时程序之后,再将扬声器切断,音调的声音就可以持续一端时间。-Single-chip design
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:19144
    • 提供者:文枫
  1. jishuqi

    0下载:
  2. 在用VHDL语言描述一个计数器时,如果使用了程序包ieee.std_logic_unsigned,则在描述计数器时就可以使用其中的函数“+”(递增计数)和“-”(递减计数)。假定设计对象是增1计数器并且计数器被说明为向量,则当所有位均为‘1’时,计数器的下一状态将自动变成‘0’。举例来说,假定计数器的值到达“111”是将停止,则在增1之前必须测试计数器的值。 如果计数器被说明为整数类型,则必须有上限值测试。否则,在计数顺值等于7,并且要执行增1操作时,模拟器将指出此时有错误发生 -VHD
  3. 所属分类:assembly language

    • 发布日期:2017-04-04
    • 文件大小:29696
    • 提供者:卢陶
  1. 5_5

    0下载:
  2. 设计一个Width类,其中包含一个静态数据成员count,用于记录全局存在的Width对象的个数。每次创建一个对象则计数器自动加一,每次销毁时,自动减1。-Width to design a class, which includes a static data member count, used to record the existence of the Width overall number of objects. Every time an object is created aut
  3. 所属分类:Windows Develop

    • 发布日期:2017-04-15
    • 文件大小:5753
    • 提供者:weiht
  1. EDA

    0下载:
  2. EDA实验讲义GK 包含GW48 EDA系统使用说明以及许多实例。比如有时钟使能的两位十进制计数器原理图输入设计、用状态机对ADC0809的采样控制电路实现、硬件电子琴电路设计-EDA experimental GK notes GW48 EDA system contains, as well as many examples of use. For example, there are two clock-enabled input decimal counter schematic des
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:157361
    • 提供者:lsp
  1. chuzuzhejijiaqi

    0下载:
  2. 该设计的主要内容是通过C51单片机上的数码显示器来模拟出租车计价器的路程显示表,通过单片机上的键盘上的某些键来表示开始、暂停、复位等功能。步骤如下:首先,程序开始做一些必要的初始化工作,等待键盘输入。然后,启动键按下(0)后LED数码管开始记录路程并显示。最后,当需要停止是可按相应的键(F)对路程计数器进行暂停。而且还可以复位(E)-The main elements of the design through the C51 single-chip digital display to sim
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-04-07
    • 文件大小:101509
    • 提供者:杨俊
  1. Shuma

    0下载:
  2. 完整的电子钟程序,包含报时、定时、闹表的功能,其中包含了二十四进制,60进制计数器的设计,和顶层文件-Complete procedures for the electronic bell, including the time, from time to time, to make the function table, which contains 24 hexadecimal, 60 hexadecimal counter design, and top-level document
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:908104
    • 提供者:李坤鹏
  1. Text1

    0下载:
  2. 计数器的设计,用七段数码管先是两位,满60进位。参考开发板程序-Counter design, digital tube first paragraph two, the age of 60 binary. Reference development board procedures
  3. 所属分类:SCM

    • 发布日期:2017-04-01
    • 文件大小:586
    • 提供者:youhuicheng
  1. jsq

    0下载:
  2. 简易计数器的设计,程序是用C语言编写!有16个按键-Simple counter design, programming languages with C! There are 16 keys
  3. 所属分类:Windows Develop

    • 发布日期:2017-04-17
    • 文件大小:95505
    • 提供者:chen
  1. UniversalRegister

    0下载:
  2. 这种设计是一个普遍的登记册可作为一个简单的存储登记,双向移位寄存器,计数器的行动和反跌。登记册可以载入了一套并行数据输入和模式是由3位输入。-This design is a universal register which can be used as a straightforward storage register, a bi-directional shift register, an up counter and a down counter. The register can be
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:748
    • 提供者:徐礼静
  1. dingshiqi

    0下载:
  2. 定时计数器的设计,运用单片机c语言进行编写程序。 -dingshiqi jishuqi
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-03-24
    • 文件大小:10075
    • 提供者:
  1. 00_99count

    0下载:
  2. 0-99秒的计数器,设计原理和程序!希望给有用的爱好着!-0-99 seconds counter, design principles and procedures! Want to give a useful enthusiasts!
  3. 所属分类:software engineering

    • 发布日期:2017-04-26
    • 文件大小:42077
    • 提供者:李响
  1. 31-34

    0下载:
  2. 单片机设计实例,包括计数器和现实灯和其他的一些设计-MCU design examples, including counter and realistic lights and some other design
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-05-02
    • 文件大小:643451
    • 提供者:杜克
  1. 16BitTimer

    0下载:
  2. 一个基于mcu的16位计数器的设计代码,可供大家参考,分别用汇编和C来实现-Ref of 16 bit timer base MCU
  3. 所属分类:SCM

    • 发布日期:2017-04-17
    • 文件大小:21734
    • 提供者:dupanda
  1. 220600134

    0下载:
  2. 1、  能使用Web控件进行简单asp.net程序设计 2、 在界面上放置一个表格,在表格中放置三个Label,两个TextBox,一个按钮。 3、 实现简单计数器功能。在文本框中输入两个操作数,点击“结果”按钮,能显示出结果+报告 -1, be able to use a simple Web controls asp.net program design 2, the interface to place a table in the table, placing three L
  3. 所属分类:WEB(ASP,PHP,...)

    • 发布日期:2017-04-15
    • 文件大小:7075
    • 提供者:郑志敏
  1. jiaotongxinhaodengkongzhiqidesheji

    0下载:
  2. 本论文主要介绍了红、绿、黄三色交通信号灯较简单的数字逻辑控制电路设计及其原理。本设计方案由定时器、分频器、扭环形计数器、十进制减法器及七段显示译码器实现交通灯红、黄、绿三色的自动切换,在切换灯光颜色的同时进行时间定时状态的切换,使整个交通灯系统得以按照事先设定的定时时间顺利运转。-This paper focuses on the red, green, yellow three-color traffic signal control of the relatively simple digi
  3. 所属分类:Project Design

    • 发布日期:2017-04-09
    • 文件大小:1248291
    • 提供者:阿杰
  1. Chapter1-5

    0下载:
  2. 第一章到第五章的代码 本书通过100多个模块实例,详细地讲解了Verilog HDL程序设计语言,全书共分13章,内容涉及VerilogHDL语言基本概念、建模、同步设计、异步设计、功能验证等,实例包括各种加法器/计数器、乘法器/除法器、编码器/译码器、状态机、SPIMaster Controller、I2C Master controller、CAN ProtocolController、Memory模块、JPEG图像压缩模块、加密模块、ATA控制器、8位RISC-CPU等及各个实例
  3. 所属分类:source in ebook

    • 发布日期:2017-04-09
    • 文件大小:1580139
    • 提供者:xiao
  1. Chapter11-13

    0下载:
  2. 第十一章到第十三章的代码 本书通过100多个模块实例,详细地讲解了Verilog HDL程序设计语言,全书共分13章,内容涉及VerilogHDL语言基本概念、建模、同步设计、异步设计、功能验证等,实例包括各种加法器/计数器、乘法器/除法器、编码器/译码器、状态机、SPIMaster Controller、I2C Master controller、CAN ProtocolController、Memory模块、JPEG图像压缩模块、加密模块、ATA控制器、8位RISC-CPU等及各个
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-17
    • 文件大小:5088147
    • 提供者:xiao
« 1 2 ... 9 10 11 12 13 1415 16 17 18 19 ... 32 »
搜珍网 www.dssz.com