搜索资源列表
Chapter2
- Chapter2文件夹：（1）Quartus II 8.0软件实例讲解：1位加法器实验，完整的设计工程文件在Chapter2/adder文件夹下（2)ModelSim SE 6.0软件实例讲解：十进制计数器实验，完整的设计工程文件在Chapter2/test_counter_10文件夹下 -Chapter2 folder: (1) the Quartus II 8.0 software examples to explain: an adder experiment, a complete
Chapter4
- Chapter4文件夹： （1）实验1：编码器实验，完整的设计工程文件在CODER文件夹下 （2）实验2：译码器实验，完整的设计工程文件在DECODER7文件夹下 （3）实验3：加法器实验，完整的设计工程文件在ADDER和ALU文件夹下 （4）实验4：乘法器实验，完整的设计工程文件在4BITMULT文件夹下 （5）实验5：寄存器实验，完整的设计工程文件在SHIFT8R和SHIFT8文件夹下 （6）实验6：计数器实验，完整的设计工程文件在COUNT10文件夹下
di1
- 计数器的设计，可以累加计数。实现计数功能，代码功能如下所示。-Count-counter design. Counting function, the function of the code is shown below.
51-microcontroller-project-set
- 51单片机项目集: 1.基础项目 项目1-P0口驱动LED闪烁 项目2-跑马灯 项目3-P0口驱动一个数码管显示 项目4-单片机的中断系统 项目5-定时器计数器应用 项目6-单片机的按键 项目7-数码管动态显示 项目8-电子表程序设计 项目9-串口通信 项目10-步进电机 2.提高项目 项目1-A_D转换器应用 项目2-D_A转换器应用 项目3-数字温度传感器DS18B20应用 项目4-I2C总线器件应用 项目5-字符型LCD1
fpga-for-ISE-and-Spartan
- 用赛灵思ISE9.2和Spartan-3E设计的四位计数器-Four counter with the Xilinx ISE9.2 and Spartan-3E
miaobiao
- 秒表应用VHDL语言设计数字系统，很多设计工作可以在计算机上完成，从而缩短了数字系统的开发时间。我们尝试利用VHDL为开发工具设计数字秒表。 秒表的逻辑结构较简单，它主要由十进制计数器、六进制计数器、数据选择器、和显示译码器等组成。在整个秒表中最关键的是如何获得一个精确的100HZ计时脉冲，除此之外，整个秒表还需有一个启动信号和一个清零信号，以便秒表能随意停止及启动。 秒表有共有6个输出显示，分别为百分之一秒、十分之一秒、秒、十秒、分、十分，所以共有6个计数器与之相对应，6个计数器的输出全都为B
design-a-decade-counter
- 设计一个四位二进制计数器，将计数结果由数码管显示，显示结果为十进制数。数码管选通为低电平有效，段码为高电平有效。-The design of a four-bit binary counter will count digital display, and displays the results as a decimal number. Digital tube strobe active-low segment code for active high.
VHDL-counter-code
- 用WHDL实现计数器的各个模块设计，并用FPGA进行功能验证！-With WHDL counter module design and functional verification using FPGA!
2个7段数码管
- 利用UP 实验板，设计一个8bit计数器，用其输出驱动EPF10K70RC240-4 外接的两个7段数码管
cshiyan2012
- 基于EDA软件平台上，用硬件描述语言verilog设计完成分频器、计数器、串行移位输出器、伪码发生器、QPSK I/Q调制器、QPSK I/Q解调器，基于选项法中频调制器，再将各个模块综合起来组成一个完整系统；并用quartusII软件对其进行仿真验证。-EDA software platform based on the hardware descr iption language verilog design complete shift of the frequency divider,
DE2_Default
- DE2的默认例程：当电路板供电的，这样的设计是最初的设计。递增计数器显示值 7段显示器和发光二极管。也显示图像的VGA端口上。-This design is the initial design when the board is powered-up. It increments a counter and displays the value on the 7-segment displays and LEDs. An image is also displayed on the V
count
- 基于52单片机的数码管计数器c语言设计程序-Counter c language design procedures based on 52 single-chip digital tube
51-cap
- 基于AT89C51单片机和555芯片构成的多谐振荡电路设计一电容测量电路，这种测量方法主要是通过一块555芯片来测量电容大小。让555芯片工作在直接反馈无稳态的状态下，555芯片输出一定频率的方波，其频率的大小跟被测量的电容之间的关系是：f=0.772/(R*Cx) ，固定R的大小，其公式就可以写为：f=k/Cx，只要能够测量出555芯片输出的频率，就可以计算出测量的电容。计算频率的方法可以利用单片机的计数器T0和中断INT0配合使用来进行测量。 文件内含有proteus工程及keil工程建
32counter
- 用VHDL语言设计一个32位二进制计数器并进行功能仿真 2.用VHDL语言设计一个8位数码扫描显示电路 -A 32-bit binary counter design using VHDL language and functional simulation using VHDL language design an 8-bit digital scanning display circuit
counter
- 计数器是数字电路系统中最基本的功能模块之一，设计时可以采用原理图或HDL语言完成。 下载验证时的计数时钟可选用连续或单脉冲，并用数码管显示计数值。 -The counter is one of the basic function module in the digital circuit system, can be used in the design of the schematic or HDL language completed. The download validatio
cnt
- 4位及8位计数器，根据4进制和8进制原理设计计数器-4位及8位计数器，根据4进制和8进制原理设计计数器 您是不是要找： jk触发器,根据输入的信号的产生相应的输出 请键入文字或网站地址，或者上传文档。 取消 4 Wèi jí 8 wèi jìshùqì, gēnjù 4 jìn zhì hé 8 jìn zhì yuánlǐ shèjì jìshùqì “”的用法示例：由 Google 自动翻译英语中文(简体)日语4-bit and 8-bit counter, hexade
JMine
- 本程序为java课程设计。参考Windows自带的扫雷游戏做了简化。用java编写，采用了Swing 界面。其中运用了OO思想。多线程技术、java的awt.events消息处理。总代码量700多行。AboutFrame.java程序“关于”对话框。JCounter.java计数器类。JMine.java主程序类。JMineArth.java 地雷分布图算法类。JMineButton.java：Jbutton的扩展类有行号、列号、标记标志和单击标志。StartJMine.java程序入口点。Wi
Digital_clock11
- 基于FPGA芯片设计多功能数字钟，具有任意时刻定时闹钟，有分频器，计数器，等等模块构成-Regular alarm clock based on the FPGA chip design multifunction digital clock, any time, divider, counter modules
dianzhenxin1
- 基于FPGA芯片设计点阵显示，具有汉字显示功能，由计数器，分频器，点阵显示模块等等组成-Based FPGA chip design dot matrix display with Chinese character display function, counter, divider, dot matrix display module, etc.
Eight-16-band-frequency-meter-design
- 8位16进制频率计的设计，其中包括测评控制电路的设计，32位锁存器的设计，32位计数器的设计和频率计顶层文件-Eight 16-band frequency of the design, including the design of the evaluation of the control circuit, 32-bit latch design, the design of 32-bit counter and frequency meter top-level document