CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 搜索资源 - 计数器设计

搜索资源列表

  1. main

    0下载:
  2. 总体电路设计是用DSl8B20作为温度检测计,将电路上电后可以测试温度,通过数码管显示。还可以通过按键来设置上下限温度。当温度超过范围,LED灯点亮,模仿开关的关断。利用89S51单片机的定时/计数器和外部中断功能,来完成测试温度和报警的功能,其结果通过数码管显示出来。-Overall circuit design is DSl8B20 as temperature detector, the circuit can be tested after power on temperature, t
  3. 所属分类:SCM

    • 发布日期:2017-04-13
    • 文件大小:1624
    • 提供者:
  1. sy

    0下载:
  2. 利用VHDL语言设计的电子数字钟,有时、分钟、秒钟计数器、还有整点报时报警。-Design using VHDL language electronic digital clock, sometimes, minutes, seconds counter, as well as the whole point timekeeping alarm.
  3. 所属分类:assembly language

    • 发布日期:2017-04-04
    • 文件大小:1980
    • 提供者:关山月
  1. university

    0下载:
  2. php网站功能齐全,上大学时期设计的作品。 有留言板、计数器、bbs、文摘、公告栏,是一个可以随意修改的网站,压缩包里有密码,可以使用,笔者大学时设计的作品,没有使用mysql数据库,用php语言编写,数据存在txt文件里。很多年前,这样的网站也很值钱哦!-php website fully functional, the college design work. There are message boards, counters, bbs, abstracts, bulletin boa
  3. 所属分类:WEB(ASP,PHP,...)

    • 发布日期:2017-05-04
    • 文件大小:1224009
    • 提供者:anuoliu
  1. test_04

    0下载:
  2. 简单计数器的实现: 掌握使用基本控件和合适布局管理器进行界面设计的方法,掌握简单的事件处理方法。能根据要求设计出美观界面并实现所要求的实现计算器的功能。 -Simple counter implementation: to master the basic controls and proper use layout manager for interface design methods, how simple event handling method. According to t
  3. 所属分类:JavaScript

    • 发布日期:2017-04-09
    • 文件大小:8624
    • 提供者:林峰
  1. text9

    0下载:
  2. 数字电路实验:计数器。使用小规模集成器件设计计数器的;使用中规模集成器件设计计数器的;Verilog HDL对计数器的建模-Digital circuit experiment: Counter. The use of small-scale integrated device design counter Use medium-scale integrated devices designed to counter Verilog HDL modeling counter
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:634263
    • 提供者:Toby
  1. frequency_meteris

    0下载:
  2. 本设计采用直接测频法,通过对被测信号在1S内上升沿数量直接测出其频率,误差在±1HZ,具有简单、直观、误差小等优点。在测量小于1HZ的频率时,由于延时,外界影响等因素影响,有可能计数器会得到1HZ的量,使得数码管显示“L”或“1”,当测出为1HZ时并不能确定其值是否为1HZ,故本设计的下限频率为2HZ,而不是1HZ。占空比测量采用比被测信号小的信号测量,其误差为±1HZ。-This design adopts the direct frequency measurement method, ba
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-18
    • 文件大小:5025359
    • 提供者:陈剑明
  1. 1122334455

    0下载:
  2. 设计一个十进制计数器,具有显示位置随计数时钟在八个数码管中左右滚动的功能-Design of a decimal counter, a display position with the count clock in eight digital tube rolling around functions
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:821
    • 提供者:艳阳
  1. Binary-counter-experiment

    0下载:
  2. 利用NI ELVIS平台搭建电路,运用Labview编程,设计一个二进制计数器。-Use NI ELVIS platform to build circuits using Labview programming, design a binary counter.
  3. 所属分类:LabView

    • 发布日期:2017-04-24
    • 文件大小:122660
    • 提供者:梁月仙
  1. 10counter

    1下载:
  2. 设计的一个十进制的计数器,以J-K触发器为基本。以simulink为开发环境。-Design of a decimal counter to the basic JK flip-flop. In simulink development environment.
  3. 所属分类:matlab

    • 发布日期:2017-04-25
    • 文件大小:12517
    • 提供者:黄乾桂
  1. pyroelectric-alarm-circuit

    0下载:
  2. 包括两部分,一部分是Proteus软件对一些典型的数字电子电路进行仿真,包括555计数器,555发生器,555触摸延时开关设计,74ls138译码器逻辑状态显示等。另一部分是单片机控制的热释电报警电路实现程序。-Proteus software to simulate typical digital electronic circuits, including the 555 counters, 555 generators, 555 Touch delay switch design 74ls
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-04-17
    • 文件大小:275643
    • 提供者:杨梅
  1. dan-pian-ji-

    0下载:
  2. 本设计利用AT89C51单片机结合字符型LCD显示器设计一个简易的倒数计数器。用4个按键操作来设置当前想要倒计数的时间。做一小段时间倒计数,当倒计数为0时,则发出一段音乐声响,通知倒计数终了,该做应当做的事。应用 Proteus的ISIS软件和Keil uVision3来实现该计数器的设计与仿真。该方法仿真效果真实、准确,节省了硬件资源。-This design uses AT89C51 single character LCD display design combines a simple
  3. 所属分类:Graph Drawing

    • 发布日期:2017-03-30
    • 文件大小:420481
    • 提供者:玛依热丁
  1. Example23

    0下载:
  2. 设计一款多功能数字秒表的VHDL小程序,产生100Hz时钟的分频计数器-Design a multi-function digital stopwatch VHDL applet, generate 100Hz clock divider counter
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:285183
    • 提供者:卢进
  1. Example22

    0下载:
  2. 设计了一款基于多功能数字时钟的小程序,产生1Hz时钟的分频计数器并正常运行-Based on a small program designed multifunction digital clock divider to generate 1Hz clock counter and running
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:285167
    • 提供者:卢进
  1. dingshiqi

    0下载:
  2. 定时计数器的设计,运用单片机c语言进行编写程序。 -dingshiqi jishuqi
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-03-30
    • 文件大小:10120
    • 提供者:nsionlo
  1. cnt4

    0下载:
  2. 基于vhdl4位二进制加减计数器的设计,在数字系统中,计数器可以统计摄入脉冲个数,实现及时,计数,分频,定时,产生节拍脉冲和序列脉冲-Vhdl4 bit binary down counter based design
  3. 所属分类:assembly language

    • 发布日期:2017-04-07
    • 文件大小:12800
    • 提供者:林雪薇
  1. ADD

    0下载:
  2. 含异步清零和同步时钟使能的4位加法计数器的设计-Synchronization with asynchronous clear and clock enable the addition of four counter design
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-06
    • 文件大小:1140020
    • 提供者:张琳
  1. johnson

    0下载:
  2. verilog语言,johnson计数器的设计-johnson counter
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-23
    • 文件大小:279026
    • 提供者:leandia
  1. PWm

    0下载:
  2. 设计单片机输出PWM,包含重要的计数器等分析,完全符合设计要求!-Design SCM output PWM, contains important counter analysis, fully comply with the design requirements.
  3. 所属分类:SCM

    • 发布日期:2017-04-11
    • 文件大小:1489
    • 提供者:zhangzhao
  1. Traffic-light-control

    0下载:
  2. 交通信号灯的软件设计,通过程序控制89C51单片机的定时器/计数器实现交通指示功能-Traffic signal software design, implementation, program control traffic indicator 89C51 microcontroller timer/counter
  3. 所属分类:transportation applications

    • 发布日期:2017-04-13
    • 文件大小:3345
    • 提供者:董玉兰
  1. counter

    0下载:
  2. 自己设计的一个小计数器。应用vhdl语言。-Their design a small counter. Application vhdl language.
  3. 所属分类:Other systems

    • 发布日期:2017-04-26
    • 文件大小:188426
    • 提供者:汤泽琦
« 1 2 ... 22 23 24 25 26 2728 29 30 31 32 »
搜珍网 www.dssz.com