搜索资源列表
利用C8051F310单片机设计一个LED灯控制器
- 实验目的：加深对定时/计数器、中断、IO端口的理解，掌握定时/计数器、中断的应用编程技术及中断程序的调试方法。 实验内容：利用C8051F310单片机设计一个LED灯控制器 主要功能和技术指标要求： 1. LED灯外接于P0.0端。 2. LED灯分别按2Hz，1Hz和0.5Hz三种不同频率闪动，各持续10s。 3. 在LED灯开始和停止闪烁时蜂鸣器分别鸣响1次。 4. 利用单片机内部定时器定时，要求采用中断方式。 提高要求： 使用按键（KINT
Digital-system-EDA
- 四位二进制数可预置可逆计数器设计 学习使用MAX+PlusⅡ文本编辑器的模板输入方法,熟悉常用语句的语法现象，掌握VHDL功能描述和结构描述的方法。-Four binary number can be preset the reversible counter design learning using a text editor MAX+Plus Ⅱ template input method, familiar with common statement syntax phenomenon
VHDL
- VHDL初级编程实例：动态扫描显示程序、分频器设计程序、8位移位寄存器、BCD计数器设计(任意进制)等等。-VHDL the primary programming examples: dynamic scanning display program, the divider design process, the 8-bit shift register, BCD counter design (any hex), and so on.
counter
- 四位计数器设计，完整的设计工程文件在counter文件夹下-Binary code conversion design, complete design engineering files in data_convert file folder...
VHDL_CNT10
- 带有异步复位和同步时钟使能的十进制加法计数器设计-With asynchronous reset and synchronous clock enable decimal addition counter design
jishuqi
- 交通灯计数器设计，VHDL文件，搭载后续的文件程序可以构成完整交通灯程序。-Traffic light counter design, VHDL files, program files can be equipped with up to form a complete traffic lights.
JSQ
- 基于MSP430 增量编码器方波计数器设计源程序 -MSP430-based incremental encoder square counter design source
Counter
- 用VHDL设计具有清除端、使能端，计数范围为0-999的计数器设计。输出为8421BCD码-VHDL design with a clear end to enable the end, the design for the counter counting range 0-999. 8421BCD code output
Mold-sixty-counter
- 基于FPGA的模六十计数器设计。在xilinx上运行。-FPGA-based design mold sixty counter. Runs on xilinx.
Precision-frequency-meter
- 本系统基于C8051F020实现等精度的频率测量，利用该单片机灵活的控制功能及速 度优势，大大提高了性能和测量精度。以往的测频都是采用高频段直接计数、低频段间接测周 的方法，其测量精度往往会随着被测频率的改变而受到影响。为了克服测频中高低频段测量精 度不等的缺陷，采用双计数器设计，实现等精度的频率测量。等精度的测量方法不但具有较高 的测量精度，而且在整个测频区域内保持恒定的测量精度。-The system is based on C8051F020 achieve equal p
DCNT60
- 60进制计数器设计仿真文件，已经经过仿真，程序及仿真结果无误。-60 binary counter design simulation files, has been the simulation program and simulation results are correct.
LIBRARY-IEEE
- 加法计数器的设计 任意进制的计数器设计-LIBRARY IEEE USE IEEE.STD_LOGIC_1164.ALL ENTITY sun IS PORT(ENA,CLK_IN,CLR:IN STD_LOGIC Y:OUT STD_LOGIC_VECTOR(6 DOWNTO 0) ) END sun ARCHITECTURE A OF sun IS SIGNAL CLK:STD_LOGIC SIGNAL TEMP:INTEG
lab4_solution
- ANVYL自带的例子，计数器设计，VHDL语言的。-ANVYL own example, counter design, VHDL language.
counter
- 用verilog语言实现计数器设计，其中包括同步加法计数器、同步减法计数器、异步加法、异步减法-Design verilog language implement counter
s5
- 清华大学电子系 时序逻辑实验报告 包括：触发器设计，计数器设计，累加器设计，序列检测器设计/有限状态机实现-Tsinghua University, Department of Electronics, sequential logic test report include: trigger design, counter design, accumulator design, the sequence detector design/finite state machine
skfp
- 数控分频器的功能就是当在输入端给定不同输入数据时，将对输入的时钟信号有不同的分频比，参考代码中的数控分频器是用可并行预置的加法计数器设计完成的，当加法计数器溢出时进行并行预置。-The function of NC divider is when in the input given different input data, the input clock signal has a different frequency ratio, reference code in the NC divi
4.9.4
- 基于8086汇编语言中使用8253A定时/计数器设计跑表。-Based on the 8086 assembly language using the 8253A timer/counter design run the table.
0037、基于单片机的数字钟设计论文资料
- 本设计以单片机AT89S52为切入点，通过使用AT89S52的内部的可编程定时器/计数器，结合对外接晶振的调节来确定一个合适的振荡周期，从而确定出内部的机器周期。再通过对内部中断程序的设置来设计出时钟程序，即设计出了电子时钟的核心。然后在核心电路的基础上设计出了相应的扩展电路，使本设计更加实用。(The AT89S52 single-chip design as the starting point, through the use of AT89S52 internal programmabl
dianzijishuqi
- 设计一个基于单片机的电子计数器，并且能够实现暂停，继续，复位功能。 （2） Protel专用软件绘制单片机原理图； （3） 设计出软件编程方法，并写出源程序； （4）用C语言实现程序设计。； （5）用Keil软件编写HEX等相关文件； （6）程序的各功能模块要清楚，有序。(Singlechip electronic device)
timer
- 单片机定时计数器设计程序, 可以学习参考(The SCM timing counter is designed for reference)