CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 搜索资源 - 计数器设计

搜索资源列表

  1. sybg.rar

    0下载:
  2. 交通灯控制器实验报告------SOC课程设计 一.实验功能 该交通灯控制器,能完成以下功能: ⒈ 显示交通灯的红、黄、绿的指示状态 用L1、L2、L3作为绿、黄、红灯; ⒉ 能实现正常的倒计时功能: 用M2、M1作为南北方向的倒计时显示器,显示时间为红灯55秒,绿灯30秒,黄灯15秒。 ⒊ 能实现特殊状态的功能 (1) 按S1后,能实现特殊状态功能; (2) 显示器M2M1闪烁; (3) 计数器停止计数并保持在原来的状态; (4) 显示红灯状态
  3. 所属分类:行业应用软件

    • 发布日期:
    • 文件大小:43240
    • 提供者:
  1. ossybook

    0下载:
  2. 本次设计要求我使用最不经常使用页面淘汰算法。该算法在需要太太某一页是,首先淘汰到当前时间为止,被访问次数最少的那一页。这只要在页表中给每一页增设一个访问计数器即可实现。每当该页被访问时,访问计数器加1,而发生一次缺页中断时,则淘汰计数值最小的那一页,并将所有的计数器清零。-the design I use most frequently used pages out algorithm. The algorithm needs his wife to a certain page is the
  3. 所属分类:C#编程

    • 发布日期:2008-10-13
    • 文件大小:81042
    • 提供者:成子
  1. SxShop31

    0下载:
  2. 数据库设计2.页面的设计与开发3.小结第8章在线考试系统 161 实例分析 161 1. 系统设计2.系统功能预览知识要点 167 制作步骤 168 1 ... 利用简单的HTML代码与脚本 融合而成的ASP技术可以开发强大的Web应用程序,例如数据库的存取、文件的访问、计数器的 -2 database design. Page Design and Development 3. Summary Chapter 8 Online Examination System 161 Case Analy
  3. 所属分类:其它

    • 发布日期:2008-10-13
    • 文件大小:7893986
    • 提供者:甘永祥
  1. second&clk

    0下载:
  2. 开发系统上采用的时钟信号的频率是20MHz,可分别设计计数器对其计数,包括计秒、分、小时、日、周、月以及年等。在每一级上显示输出,这样就构成了一个电子日历和时钟的模型。为了可以随意调整计数值,还应包含设定计数初值的电路
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:336695
    • 提供者:huhu
  1. anti_tr2

    0下载:
  2. 防抖电路设计,采用计数器内部及时,科以有效防止按键抖动带来的错误操作-camera circuit design, the internal counter using timely, and in the keys to effectively prevent the wrong jitter operation
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:837
    • 提供者:高晖
  1. doorbell

    0下载:
  2. 叮咚门铃的声音频率不同,对应的周期参数也不同,采用可编程定时器/计数器设计叮咚门铃声的定时参数不同,需要根据各自的定时周期计算出各自的定时初值,启动定时器/计数器来发出不同的声音,同时,各自的声音需要保留一定的时间。(Doorbell simulation system)
  3. 所属分类:其他嵌入式/单片机内容

    • 发布日期:2017-12-26
    • 文件大小:62464
    • 提供者:smoothxiao
  1. led

    0下载:
  2. 利用计数器设计延时函数,通过四个led灯的闪烁,可以直观观察延时时长,fpga器件cyclone iv LCMXO2-1200HC-4TG144CR1,在demo板上作简路图(Using the counter to design the delay function, through the flashing of four LED lights, we can observe the delay time directly, FPGA device cyclone IV LCMXO2-12
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-25
    • 文件大小:3163136
    • 提供者:qing wang
  1. 161十二进制计数器

    1下载:
  2. 以matlab的simulink工具箱为平台设计一个十二进制的计数器,并对其功能加以验证(The platform design of a twelve hexadecimal counter by using MATLAB Simulink toolbox, and to verify its function)
  3. 所属分类:其他

    • 发布日期:2018-01-02
    • 文件大小:6144
    • 提供者:边城流星
  1. 出租车计价器

    0下载:
  2. 实现三公里起步价,里程显示,价格显示,仅用计数器实现,不用单片机。(Three kilometers to achieve the starting price, mileage shows, the price shows that only use counter to achieve, without MCU.)
  3. 所属分类:文章/文档

  1. 微孔计数器信号采集及温度控制系统设计

    0下载:
  2. 为了研究温度对微孔计数器的检测精度的影响规律,设计了一种基于ARM 和 LabVIEW 的高精度温度控制系统。(Since the size and number of the biological cells and micro-particle could be measured precisely by Coulter principle, this principle has been widely used in scientif
  3. 所属分类:其他

    • 发布日期:2018-01-08
    • 文件大小:2894848
    • 提供者:DLJCC
  1. 篮球比赛计时器的设计

    1下载:
  2. 1具有显示24秒计时功能; 2设置外部操作开关,控制计数器的直接清零,启动和暂停/连续功能; 3计时器为24秒递减计时,计时间隔为1秒; 计时器递减计时到零时,数码显示器不能灭灯,同时发出报警信号(1 has the function of displaying 24 seconds. 2 the external operation switch is set up to control the direct zero, start and suspend / continuous f
  3. 所属分类:汇编语言

    • 发布日期:2018-01-09
    • 文件大小:3272704
    • 提供者:匹配
  1. count

    0下载:
  2. 含异步清零和同步使能的计数器的设计,可以实现计数,异步清零,同步使能等功能(The design of a counter with asynchronous zero and synchronization enables counting, asynchronous zero, synchronization and other functions)
  3. 所属分类:易语言编程

    • 发布日期:2018-04-19
    • 文件大小:10240
    • 提供者:爱冰冰
  1. 单片机电子时钟设计

    0下载:
  2. 单片微型计算机简称单片机,又称为微控制器,是将CPU、RAM、ROM、定时/计数器、I/O接口电路集成到一块电路芯片上构成的微型计算机。本次设计的系统由单片机系统、数码管显示系统、键盘、蜂鸣器等组成,通过按键来控制单片机实现数字时钟的时、分、秒显示,12、24制转换,设定时间、闹钟等不同功能,并通过P0口的输出在LED上显示。该设计具有结构简单、使用方便等特点。(As the single chip computer, also known as micro controller, CPU, R
  3. 所属分类:嵌入式/单片机/硬件编程

    • 发布日期:2018-05-02
    • 文件大小:1430528
    • 提供者:leo510
  1. cntCode

    0下载:
  2. 通用计数器程序,便于初学者掌握verilog HDL语言的进行计数器设计原则(General counter program is easy for beginners to master the counter design principles of Verilog HDL language.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-03
    • 文件大小:4207616
    • 提供者:victorfan2017
  1. Counter_Design

    1下载:
  2. Counter_Design,采用Altera 设计的计数器源码,性能稳定
  3. 所属分类:VHDL编程

    • 发布日期:2018-07-07
    • 文件大小:9295331
    • 提供者:sxz521mtt
  1. Verilog的135个经典设计实例

    1下载:
  2. Verilog的135个经典设计实例,部分摘录如下:【例 9.23】可变模加法/减法计数器【例 11.7】自动售饮料机【例 11.6】“梁祝”乐曲演奏电路【例 11.5】交通灯控制器【例 11.2】4 位数字频率计控制模块【例 11.1】数字跑表【例 9.26】256×16 RAM 块【例 9.27】4 位串并转换器【例 11.8】多功能数字钟【例 11.9】电话计费器程序【例 12.13】CRC 编码【例 12.12】(7,4)循环码纠错译码器【例 12.10】(7,4)线性分组码译码器【例
  3. 所属分类:VHDL/FPGA/Verilog

  1. 设计例程

    0下载:
  2. 里面包括大量经典例程,如全加器\计数器\同步置数、同步清零的计数器\隐含锁存器举例等等,可以帮助新手快速学习,快速入门。
  3. 所属分类:VHDL编程

  1. plj

    1下载:
  2. 使用vhdl语言原件例化设计数字频率计,并用6位7段数码管计数。模块包括:十进制计数器,6位10进制计数器,Reg24 锁存器、Fp 分频器、Ctrl 频率控制器、Disp 动态显示。(The digital frequency meter is designed by using VHDL language as an example and counted by 6-bit 7-segment digital tube. Modules include: decimal counter, 6
  3. 所属分类:其他

    • 发布日期:2019-12-13
    • 文件大小:11264
    • 提供者:贵阳余文乐
  1. 模24计数器

    1下载:
  2. 模24计数器的Quartus II文本输入设计及其test bench(Quartus II text input design and test bench of modulo 24 counter)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2020-06-15
    • 文件大小:2048
    • 提供者:13570
  1. 577d4aa3

    1下载:
  2. 交通灯课程设计:本设计是基于数字电路芯片完成的,内有Multisim仿真电路(已验证通过),具体设计说明书,基本思路采用74LS160十进制加法计数器来产生四种交通灯状态,计数器是由多功能计数器555产生的1Hz的秒脉冲驱动,希望能对你有所帮助。(Traffic light course design: This design is based on the digital circuit chip, with Multisim Simulation circuit (verified), th
  3. 所属分类:其他

    • 发布日期:2021-04-04
    • 文件大小:471040
    • 提供者:sc303030
« 1 2 3 4 5 67 8 9 10 11 ... 32 »
搜珍网 www.dssz.com