CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 搜索资源 - 输入输出模块

搜索资源列表

  1. AD9851

    0下载:
  2. 模块能够输出正弦波和方波,2个正弦波和2个方波输出。AD9851:0-70MHz,频率在20-30MHz后谐波越来越大,波形会越来越不干净。方波:0-1MHz,采用70MHz的低通滤波器,使波形的SN比更好,并口和串口数据输入可以通过一个跳帽选择。产生DA基准的管脚(PIN12)引出,方便做输出波形的幅度调节应用。比较器的基准输入端电压由可变电阻产生,调节该电阻可以得到不同的占空比方波 -Modules can output sine and square wave, two sine an
  3. 所属分类:SCM

    • 发布日期:2017-04-04
    • 文件大小:83652
    • 提供者:xiaofei
  1. dirital_clock_7

    0下载:
  2. verilog实现电子时钟模块,输入60Hz时钟信号和复位,输出时分秒,共6位,每位7段输出用于驱动-verilog electronic clock module, 60Hz input clock signal and reset, Minutes exportation, a total of six, each of the seven drivers for output
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-04-12
    • 文件大小:1204
    • 提供者:beunvei
  1. The-measurement-of-the-humidity

    0下载:
  2. 大气湿度的测量--由HS1101构成的湿度检测电路图3. 测量电路输出的模拟电压通过U18 接口转化为数字信号输入PC机,这一AD 转换功能由U18 硬件平台提供,U18软件内的U18 软件功能模块实现硬件接口的驱动和通信及信号处理等基本功能的实现。 4. 如图所示,当大气湿度变大时,HS1101两端的电容变小,利用TLC555产生的震荡频率变大,在TP4端可观察。 5. 经过数据采集和软件处理,最终形成与湿度变化大小成一定关系的的线性频率。 -Measuring atmospher
  3. 所属分类:LabView

    • 发布日期:2017-04-25
    • 文件大小:18976
    • 提供者:wenzhong
  1. D

    1下载:
  2. 1.从键盘上输入某班学生的某科目成绩.输入按学生的学号由小到大的顺序输入. 2.统计检查每个学生的名次. 3.将统计结果在屏幕上显示. 4.为便于观察,输入学生数目不宜太多,以不超过一屏为宜.输出应便于阅读.尽可 能考虑美观. 5.输入要有检错手段. 3.对输入要有检错措施,以防止非法字符输入,并有适当的提示. 4.将整个程序分解为若干模块,分别用子程序实现.在报告中要给出模块层次图.-1 Enter a class of students in
  3. 所属分类:assembly language

    • 发布日期:2017-03-27
    • 文件大小:1369
    • 提供者:王程序
  1. DSPCAPTUREtest

    0下载:
  2. // 该程序用于测试DSP的CAPTURE模块,由TIMER1的比较模块输出一个PWM 波形,此波形输入CAP4引脚,待CAP4捕捉该PWM的10次上升沿后,停止捕捉,并把10次捕捉值存于数组result[10]中-This program is used to test DSP CAPTURE.
  3. 所属分类:DSP program

    • 发布日期:2017-04-15
    • 文件大小:6378
    • 提供者:wudie
  1. svpwm

    0下载:
  2. 本实例主要是MATLAB搭建的spwm模块 通过仿真 我们可以很清晰的看到该模块能将输入的正弦波和固定频率的三角载波进行比较 输出spwm波 结构简单 易于理解-this model mainly about the spwm generation.we can clearly see the spwm wave from the output and drive the IGBT.
  3. 所属分类:matlab

    • 发布日期:2017-04-14
    • 文件大小:2734
    • 提供者:徐瑛瑛
  1. CC2530PWM

    0下载:
  2. ZigBee模块CC2530PWM输出以及输入捕获实现-cc2530PWM realization and input capture
  3. 所属分类:SCM

    • 发布日期:2017-03-30
    • 文件大小:159375
    • 提供者:toby
  1. bch_enc

    1下载:
  2. bch编码模块,verilog程序,串行输入,串行输出-The BCH encoding module, Verilog program, serial input, serial output
  3. 所属分类:MTK

    • 发布日期:2016-02-25
    • 文件大小:1024
    • 提供者:zhangbin
  1. OsYWioQU

    0下载:
  2. DES/3DES 加密解密模块 Encrypt3Des_ArrToArr 函数说明: 3DES加/解密 返回: 无 参数: m_bit() As Byte 输入 e_bit() As Byte 输出 ,元素个数为8的倍数 bFlag As Byte 可选输入,为2则解密,其它或为缺省时为加密-DES/3DES
  3. 所属分类:Other windows programs

    • 发布日期:2017-04-15
    • 文件大小:5299
    • 提供者:kill
  1. counter

    2下载:
  2. 一个100MHZ的时钟信号经过分频器得到1HZ信号,然后输入到三位计数器中,计数器的输出在相应的FPGA上的LED灯上展示。该程序主要包含四部分:测试文件、顶层文件、分屏器模块和计数器模块。-100MHZ clock signal through a divider to get 1HZ signal, and then input to the three counters, the output of the counter displayed on the corresponding LE
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:1165
    • 提供者:asong
  1. JAVA1002sqlgongziguanli

    0下载:
  2. 论文介绍毕业设计课题的研究开发的过程,以及设计思路和实现细节的考虑。论文在开始论述了系统的研究背景和目标,并对所用到开发工具与关键技术做了简单的介绍。在系统分析中先后用数据流图、数据字典分析了系统所需的各种数据。在系统的设计中,详细的展现了系统的各个功能模块,所需的数据库表及表字段,菜单的设计等。该系统由输入、查询、修改、输出、统计等子模块组成,功能基本涵盖普通企业的工资管理业务范围。该系统采用Java语言开发,前台程序工具采用JBuilder9.0,后台数据库采用SQL2000数据库。在系统的
  3. 所属分类:JavaScript

    • 发布日期:2017-05-13
    • 文件大小:3458462
    • 提供者:吴宏斌
  1. Quectel_GSM_TTS_A_Note_V1.2

    0下载:
  2. 本文档介绍了如何利用物体的标准模块的TTS功能。用户可以输入文本 利用该功能通过该模块的辅助通道输出语音。.-This document describes how to use the TTS function of Quectel standard module. User can input text and output speech by using this function via the auxiliary channel of the module.
  3. 所属分类:Communication

    • 发布日期:2017-04-01
    • 文件大小:511233
    • 提供者:liyanya
  1. tlc5620

    0下载:
  2. 利用状态机实现对tlc5620dac控制,实验时按key1,可选择DAC的通道,数码管1显示,按key2,key3可 输入8位数/模转换值,由数码管3,4显示,按key4,选择输出电压模式,由数码管8显示,0表示1倍,1表示2倍,按key5,将当前数据发送到DAC模块启动一次DA转换,这时可以万用表测量输出,也可以与理论值做下比较。 -The realization of tlc5620dac control using the state machine, according to t
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-27
    • 文件大小:184264
    • 提供者:珍宝
  1. CRC_encod_and_decod

    0下载:
  2. 这是我在设计程序中编写的CRC的编码译码模块 压缩包一共两个程序 一个是CRC 编码 一个是CRC译码 所有输入变量和输出变量均在程序中用注释标注 -This is a program that can encode CRC and decode CRC. ALL input and output variable has been explained by annotation
  3. 所属分类:CSharp

    • 发布日期:2017-04-12
    • 文件大小:710
    • 提供者:GetMeNow
  1. FPGAbasedprogramable-PROWER

    0下载:
  2. 本设计提出了一个基于FPGA的程控稳压电源的方案。通过按键向FPGA输入信号,FPGA得到“十位”和“各位”计数脉冲信号,通过计数器模块计数,内部计数器的信号一路送给外部显示电路来显示当前的电压值,另一路经过D/A转换器(DAC0832)输出模拟量,再经过运算放大器隔离放大,控制输出功率管的基极,随着功率管基极电压的变化而输出不同的电压,同时实现双路输出。实际测试结果表明,本系统具有易调节,高可靠性,操作方便,电压稳定度高,其输出电压采用了数字显示的特点。-This design present
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-07
    • 文件大小:1255803
    • 提供者:南宫崔浩
  1. Heart-rate-signal-acquisition

    0下载:
  2. 介绍了一种基于SoC的简单心率测量方法。整体系统设计包括模拟电路模块和C51 CPU核。其中CPU核是数字处理部分,用来处理心率信号和其它应用的输出信号。经过模拟电路模块,心率信号被转换成脉冲信号,然后把脉冲信号作为心率估算的输入信号进行计算。整个系统工作在一片芯片上。-It describes a simple method of measuring heart rate-based SoC. Overall system design includes analog circuit mod
  3. 所属分类:software engineering

    • 发布日期:2017-05-03
    • 文件大小:1008739
    • 提供者:刘思庆
  1. SPDIF

    0下载:
  2. ADI公司的sharc系列芯片的spdif外设的初始化以及使用。该源码中除了配置spdif外还搭配了src(采样率转换模块)的配置一起使用,使得用户可直接从数字音频信号输入,而后从i2s接口输出。-ADI' s spdif sharc series chip peripheral initialization and use. The source in addition to the configuration spdif outside also with the src (sampl
  3. 所属分类:DSP program

    • 发布日期:2017-04-04
    • 文件大小:32339
    • 提供者:梁启斌
  1. LEDdianyuan

    0下载:
  2. 输入交变电源的电压220V,50Hz;直流电压的输出小于10V。 ① 电流输入的大小范围:200mA到2000mA之间; ② 可以在允许的范围内通过矩阵键盘设定电流的预设值,显示模块会显示预设的电流值,设计要求预设电流与实际输出电流值相差的绝对值要小于或者等于输入的电流值的1%。 ③ 为了增强可调节性,该设计还具有加减的步进功能,步进为10mA; ④ 负载的电阻改变,电压输出值同样不会高于10V,精度方面输出电流的误差绝对值要小于等于预设电流值的1%。 -The design
  3. 所属分类:SCM

    • 发布日期:2017-04-29
    • 文件大小:48124
    • 提供者:zhuahimeng
  1. 15_tlc5620dac

    0下载:
  2. 利用状态机实现对tlc5620dac控制,实验时按key1,可选择DAC的通道,数码管1显示,按key2,key3可 输入8位数/模转换值,由数码管3,4显示,按key4,选择输出电压模式,由数码管8显示,0表示1倍,1表示2倍,按key5,将当前数据发送到DAC模块启动一次DA转换,这时可以万用表测量输出,也可以与理论值做下比较。-When using state machine to control the tlc5620dac, experiment by key1, choice o
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:676159
    • 提供者:洪趁
  1. based-on-Freescale-S12X-MCUChap06

    0下载:
  2. 不是精品我不发 苏州大学资源-嵌入式系统设计实战 基于飞思卡尔S12X微控制器课件 第7章 主要内容: 定时器相关模块及其应用 1)计数器/定时器的基本工作原理 2)定时器模块的基本编程方法与实例 3)定时器模块输入捕捉功能的编程方法 4)定时器模块输出比较功能的编程方法与实例 5)定时器模块输出比较功能的编程方法 6)脉宽调制模块PWM 7)周期中断定时器模块PIT-I do not fine hair Suzhou University Resou
  3. 所属分类:software engineering

    • 发布日期:2017-05-07
    • 文件大小:1051686
    • 提供者:lankuaker
« 1 2 ... 13 14 15 16 17 1819 20 21 »
搜珍网 www.dssz.com