搜索资源列表
libosip-0.9.2.tar
- 1 首先下载josua-0.9.2.tar.gz(http://osip.atosc.org/download/deprecated/)和libosip-0.9.2.tar.gz(<http://gnuftp.ccp14.ac.uk/gnu/osip/>)； 2 将两个文件分别解压缩到/josua文件夹和 bosip文件夹，需要注意解压缩的时候要使用winzip，winrar解压缩会有问题； 3 打开VC++6.0，在文件菜单中打开~ bosip/windows/osipfsm.ds
Win32Whois0.9.6
- Win32Whois 0.9.6 查询IP、域名等，可获取详细信息-Win32Whois 0.9.6 inquiries IP, domain names, can obtain detailed information
UPX1.9
- UPX1.9源代码(一个加壳工具)-UPX1.9 source code (a shell tools )
jaoso0.9.1rc1
- 版本信息：Jaoso新闻文章发布系统 0.9.1beta1 原POPTEN新闻发布系统现更名为Jaoso,不兼容popten,目前不提供popten升级Jaoso的程序.-version : Jaoso news article publishing system 0.9.1beta1 POPTEN original news release system is renamed Jaoso not compatible popten, is not currently provide pop
mg-samples-1.6.9.tar
- linux下的开发库minigui的演示程序1.6.9-under linux minigui the development of the demonstration program : 1.6.9
ortp-0.9.1.tar
- ortp-0.9.1.tar.gz, open rtp version 0.9 .-ortp - 0.9.1.tar.gz, open rtp version 0.9.
Mir2-1.9
- 传奇2客户端1.9源代码,附控件,如果需要delphix,请自行下载.-Legends 2 Client 1.9 source code, with controls, if necessary delphix, please download themselves.
audiere-1.9
- 音频引擎audiere-1.9.3（国外的）的全部源代码，该引擎支持多种声音格式。-audiere - 1.9.3 (abroad) all source code, The engine supports a variety of formats.
mde-1.6.9.tar
- minigui1.6.9增值板复杂应用的示例程序,看了这个用minigui就没问题了-minigui1.6.9 value plate examples of complex application procedures, saw no problem with the minigui
Mersad-5.9.5-RC2005.tar
- RoboCup 2D 仿真组老牌强队Mersad 2005的完整源代码，Mersad-5.9.5 (RoboCup 2005) , Allameh Helli High School (NODET) , Islamic Republic of IRAN-RoboCup 2D Simulation Group Mersad 2005 veteran strong teams complete source code, Mersad - 5.9.5 (RoboCup 2005), Allam
jaoso-0.9.1-final
- Jaoso新闻文章发布系统 0.9.1final 程序架构: Struts+Spring+Hibernate 主要功能： ·新闻采用在线编辑器,可以象使用word一样编辑新闻,可简繁体互换 ·可web上传图片,新闻内其它网站图片自动下载 ·无限级目录分类 ·可设头条新闻和图片新闻 ·新闻点评功能，可自由发表评论 ·权限管理可以任意设置角色\\权限 ·采用MVC模式显示与逻辑分离,方便修改页面显示效果
9.1_ONE_PULSE
- 基于Verilog-HDL的硬件电路的实现 9.1 简单的可编程单脉冲发生器 9.1.1 由系统功能描述时序关系 9.1.2 流程图的设计 9.1.3 系统功能描述 9.1.4 逻辑框图 9.1.5 延时模块的详细描述及仿真 9.1.6 功能模块Verilog-HDL描述的模块化方法 9.1.7 输入检测模块的详细描述及仿真 9.1.8 计数模块的详细描述 9.1.9 可编程单脉冲发生器的系统仿真
9.2_LCD_PULSE
- 基于Verilog-HDL的硬件电路的实现 9.2 具有LCD显示单元的可编程单脉冲发生器 9.2.1 LCD显示单元的工作原理 9.2.2 显示逻辑设计的思路与流程 9.2.3 LCD显示单元的硬件实现 9.2.4 可编程单脉冲数据的BCD码化 9.2.5 task的使用方法 9.2.6 for循环语句的使用方法 9.2.7 二进制数转换BCD码的硬件实现 9.2.8 可编程单脉冲发生器与显示单元的接口
9.3_Pulse_Counter
- 基于Verilog-HDL的硬件电路的实现 9.3 脉冲计数与显示 9.3.1 脉冲计数器的工作原理 9.3.2 计数模块的设计与实现 9.3.3 parameter的使用方法 9.3.4 repeat循环语句的使用方法 9.3.5 系统函数$random的使用方法 9.3.6 脉冲计数器的Verilog-HDL描述 9.3.7 特定脉冲序列的发生 9.3.8 脉冲计数器的硬件实现 -based on V
9.4_PULSE_FRE
- 基于Verilog-HDL的硬件电路的实现 9.4 脉冲频率的测量与显示 9.4.1 脉冲频率的测量原理 9.4.2 频率计的工作原理 9.4.3 频率测量模块的设计与实现 9.4.4 while循环语句的使用方法 9.4.5 门控信号发生模块的设计与实现 9.4.6 频率计的Verilog-HDL描述 9.4.7 频率计的硬件实现 -based on Verilog-HDL hardware Circuit of
9.5_PULSE_WIDTH
- 基于Verilog-HDL的硬件电路的实现 9.5 脉冲周期的测量与显示 9.5.1 脉冲周期的测量原理 9.5.2 周期计的工作原理 9.5.3 周期测量模块的设计与实现 9.5.4 forever循环语句的使用方法 9.5.5 disable禁止语句的使用方法 9.5.6 时标信号发生模块的设计与实现 9.5.7 周期计的Verilog-HDL描述 9.5.8 周期计的硬件实现 9.5.9 周期测
9.6_PULSE_Level
- 基于Verilog-HDL的硬件电路的实现 9.6 脉冲高电平和低电平持续时间的测量与显示 9.6.1 脉冲高电平和低电平持续时间测量的工作原理 9.6.2 高低电平持续时间测量模块的设计与实现 9.6.3 改进型高低电平持续时间测量模块的设计与实现 9.6.4 begin声明语句的使用方法 9.6.5 initial语句和always语句的使用方法 9.6.6 时标信号发生模块的设计与实现 9.6.7 脉冲高低电平持续
9.7_DIRIVER_control
- 基于Verilog-HDL的硬件电路的实现 9.7 步进电机的控制 9.7.1 步进电机驱动的逻辑符号 9.7.2 步进电机驱动的时序图 9.7.3 步进电机驱动的逻辑框图 9.7.4 计数模块的设计与实现 9.7.5 译码模块的设计与实现 9.7.6 步进电机驱动的Verilog-HDL描述 9.7.7 编译指令-\"宏替换`define\"的使用方法 9.7.8 编译指令-\"时间尺度`timescale
9.8_DISP256_GUO
- 基于Verilog-HDL的硬件电路的实现 9.8 基于256点阵的汉字显示 9.8.1 单个静止汉字显示的设计原理及其仿真实现 9.8.2 单个静止汉字显示的硬件实现 9.8.3 多个静止汉字显示的设计原理及其硬件实现 9.8.4 单个运动汉字显示的设计原理及其硬件实现 9.8.5 多个运动汉字显示的设计原理及其硬件实现 -based on Verilog-HDL hardware Circuit of 9.8 based on t
FPGA-CPLD_DesignTool(8-9-10)
- FPGA-CPLD_DesignTool(8-9-10)源代码请需要的朋友下载-FPGA-CPLD_DesignTool (8-9-10) requested the source code to their peers in need Friends Download