搜索资源列表
Count_4
- VHDL源码其中“music_rom”使用FPGA厂商提供的工具生成的,如Altera的Quartus II 及其宏功能生成的这些文件。 另外,我们还希望实现以下功能: * 播放音乐时,在ROM的结尾处暂停 * \"fullnote\"值为0时,表示静音 所以我们将原来的程序的最后一行从
P_odd_circuit
- 其中“music_rom”使用FPGA厂商提供的工具生成的,如Altera的Quartus II 及其宏功能生成的这些文件。 另外,我们还希望实现以下功能: * 播放音乐时,在ROM的结尾处暂停 所以我们将原来的程序的最后一行从
DEMO1_KEY_LED
- KX_DVP3F型FPGA应用板/开发板(全套)包括: CycloneII系列FPGA EP2C8Q208C8 40万们,含20M-270MHz锁相环2个。 RS232串行接口;VGA视频口 高速SRAM 512KB。可用于语音处理,NiosII运行等。 配置Flash EPCS2, 10万次烧写周期 。 isp单片机T89S8253:MCS51兼容单片机,12
LPM_ROMsin_signal_generator(12×256)MAX502
- 基于芯片MAX502的十二位并行DAC芯片的程序,利用FPGA中的ROM查表进行数据存储
DDS
- 利用EDA技术和FPGA在UP3开发板上实现直接数字频率综合器的设计。 实验中加入了相位控制字PWORD,用以控制相位偏移量的前四位,将相位偏移量加到ROM地址总线 上,从而引起从ROM中取得的正弦信号的偏移,实现移相信号发生器的移相功能。 实验中还加入了LCD显示功能,通过LCD显示模块器件,用LCD显示正弦信号的频率,所显示的频 率也是由频率字控制的。LCD的驱动原理同上次实验。
an_dcfifo_top_restored
- alteral FPGA VERILOG 利用 ROM DCFIFO 和RAM 实现高速到低速时钟域的数据传输 ,值得学习。
verilog.rar
- 《数字信号处理的FPGA实现》(第二版)光盘verilog代码," The FPGA digital signal processing to achieve" (second edition) CD-ROM code verilog
ug_ram_rom
- fpga中经常用到ram和rom,更多人只会拿着乱用,不懂其真正原理,本文档详细说明了,fpga中rom和ram的时序和怎么使用!-fpga ram and is often used rom, holds more people will mess with, do not understand its true principles, this document details, fpga in the rom and ram timing and how to use!
synth_fft
- 甘地大学电子专业Ray Ranjan Varghese设计的FPGA实现FFT,采用的是单精度的浮点,采用IEEE745格式的浮点+ROM RAM的方式成功实现FFT,含有设计报告和设计源代码,并有测试文件,真的很不错。 -Gandhi University of Electronic Design Professional Ray Ranjan Varghese FPGA realization of FFT, using a single precision floating-point,
Guagle_wave
- 这是一个波形文件产生软件 用于产生FPGA 所设计ROM的初始化波形文件memory initialization file-This is a waveform file generated by the design of the software used to generate FPGA initialization of ROM memory initialization file waveform file
Micro-program
- 微程序控制电路是CPU 控制器的核心电路,控制产生指令执行时各部件协调工作所需的所有控制信号,以及下一条指令的地址。微程序控制器的组成如图6-12 所示,主要由三个部分组成,分别是微指令控制电路、微地址寄存器和微指令存储器lpm_rom 其中微指令控制电路用组合电路对指令中的1[7..2] 、操作台控制信号SWA 和SWB 的状态、状态寄存器的输出状态FC 、FZ ,产生微地址变化的控制信号,实现对微地址控制:微地址寄存器控制电路的基本输入信号是微指令存储器的下地址字段M[6..1] ,同时还受
MSP430JIAdds
- MSP430和FPGA通信模块四个ROM,里面包含DDS程序代码,通信代码-MSP430 and FPGA communication module of four ROM, which contains the DDS code
RISC-CPU
- 用FPGA实现一个简易的CPU,采用精简指令集结构,每一条指令有16bit,高三位为指令操作数,后13位为地址,该CPU能实现8种指令操作,分别有HLT(空一个中期)ADD(相加操作)SKZ(为零跳过)AND(相与操作)XOR(异或操作)LDA(读数据)STO(写数据)JMP(无条件跳转指令)。cpu包括8个部件,分别为时钟发生器、指令寄存器、累加器、算术逻辑单元、数据控制器、状态控制器、程序计数器、地址多路器,各个部件之间的相互操作关系由状态控制器来控制,程序指令存放在初始rom中,本例程存放
bwcfq
- 纯组合逻辑构成的乘法器虽然工作速度比较快,但过于占用硬件资源,难以实现宽位乘法器,基于PLD器件外接ROM九九表的乘法器则无法构成单片系统,也不实用。这里介绍由八位加法器构成的以时序逻辑方式设计的八位乘法器,具有一定的实用价值,而且由FPGA构成实验系统后,可以很容易的用ASIC大型集成芯片来完成,性价比高,可操作性强。-err
FPGAshili
- 学习VHDL语言时买的教科书后面的光盘,有20个典型的VHDL编写的程序,是学习VHDL和FPGA的非常好的资料,很多程序在网上是找不到的。-VHDL language learning textbook buy back the CD-ROM, 20 a typical procedure for the preparation of the VHDL, VHDL and FPGA to learn the very good information, many procedures are
ADC0809VHDL
- 8.4 ADC0809 VHDL控制程序 见随书所附光盘中文件:ADC0809VHDL程序与仿真。 --文件名:ADC0809.vhd --功能:基于VHDL语言,实现对ADC0809简单控制 --说明:ADC0809没有内部时钟,需外接10KHz~1290Hz的时钟信号,这里由FPGA的系 --统时钟(50MHz)经256分频得到clk1(195KHz)作为ADC0809转换工作时钟。 --最后修改日期:2004.3.20 -8.4 ADC0809 VHDL con
sindata
- 能够生成正弦波基于时域的离散值,并可在文本文件中输出"XXX,XXX,XXX,XXXX"的格式,方便在ROM中的调用。-Sine wave value generate programming by C, can output format like"XXX,XXX,XXX,XXX", easily used for FPGA... s rom.
DDS
- 本代码可以用于产生正余弦信号波形,利用FPGA内部的ROM放置一个正余弦采样点的数据表格,通过循环取址的方法,实现波形连续输出。-This code can be used to generate positive cosine signal waveforms, using FPGA' s internal ROM to place a sampling point is the cosine of the data tables, the circulation method of t
sine_wave_generator_using_FPGA_implementation
- 该资料介绍了用FPGA实现正弦波发生器,原理是利用内置rom表,通过查询的方式实现输出,然后经过外部DAC输出,频率达到1MHz-The information on the sine wave generator using FPGA implementation, the principle is the use of built-in rom form, by querying the means to achieve the output, and then an external DA
DSPwithFPGA(2e)
- 数字信号处理的FPGA实现(第二版)的配套光盘,包含例程。还有书中的代码示例,是看书过程中必备的参考。-FPGA implementation of digital signal processing (second edition) of the complete CD-ROM, contains routines. There are sample code book is essential reading process reference.