当前位置：
首页 资源下载
搜索资源 - bit synchronization
搜索资源列表
-
2下载：
北邮通信仿真教程第10章的源程序，教程网上可以搜到，程序包括BPSK,QPSK的调制解调，载波同步，误比特率的计算等。-Beijing University of Posts and Telecommunications Communication Simulation Guide to Chapter 10 of the source, the Guide can be found online that included BPSK, QPSK modulation and demodulat
-
-
0下载：
The basic parts of the BFSK transmitter are the preamble and the data input circuit. The preamble sequence is positioned in front of each packet of 122 bits for a total of 128 bits packet. The main purpose of the preamble is to facilitate the recepti
-
-
0下载：
带新网络同步协议１５８８的３２位处理器资料-With a new network synchronization protocol 1588 32-bit processor data
-
-
1下载：
高级链路层协议的实现，vhdl，fpga,- 8 bit parallel backend interface
- use external RX and TX clocks
- Start and end of frame pattern generation
- Start and end of frame pattern checking
- Idle pattern generation and detection (all ones)
- Idle pattern
-
-
1下载：
irig-b 单片机 解析
MSP430系列单片机是集成度高、超低功耗的16位单片机。Cyclone系列芯片是Altera公司推出的低价格、RAM可达288 kb的高容量的FPGA。IRIG-B码广泛应用于靶场时间信息的传递和各系统的时间同步。详细介绍了IRIG-B码解码电路和调制电路的硬件设计。MSP430的软件采用C语言编写，使程序有很强的可移植性。-irig-b microcontroller MSP430 Microcontroller analysis are highly int
-
-
1下载：
同步DMX512 简介和控制器的设计
在灯具调光和控制中，人们大量采用了DMX512 的控制协议，它是由美国剧
场技术协会（United State Institute for Theatre Technology，Inc）于1986
年8 月提出的一个能在一对线上传送512 路可控硅调光亮度信息的标准.
DMX512 通信方式是采用了异步通信格式,每个调光点由11 位组成,其中一个
是起始位,8 位调光数据,两个停止位.每一次传输能512 个调光点.-DMX512
-
-
0下载：
Camera Interface模块是视频输入转换存储模块。该模块一端接通用的video camera设备，另一端接AHB总线。实现了将Camera捕捉到的数据进行转换、并通过DMA存储到memory中。该IP支持ITU-R BT 601/656 8-bit 模式。支持YCbCr, RGB格式输入。可以将camera产生的YCbCr信号转换成24bit RGB 信号，然后下采样生成16bit RGB 5：6：5的LCD能直接读取显示的数据。该设备支持图像的镜像和翻转，以便适应手持式设备在移动环境
-
-
1下载：
PCM采编器,帧长64字，字长为8位，地址分配如下： 帧同步码 0，1路 模拟通道 2-50路 数字通道 51-63路,串行输出数据，输出地址，模拟通道片选，数字通道片选-PCM editing device, frame length 64 characters, word length of 8-bit address as follows: frame synchronization yards 0,1 analog channels 2-50 channel digital channe
-
-
0下载：
本书是一本介绍Windows核心技术及高级技巧的专著。从系统内核编程出发，使用大量的例子帮助读者理解这些编程技术，讲述了线程同步及隐藏、系统钩子深入分析、读写物理磁盘的关键技术、读写物理内存和其他进程内存的核心技术、Windows 9x下调用16位实模式和保护模式代码的核心技术、直接读写端口技术、可执行文件加壳的技巧、PE结构分析、Ring0的实现、Windows API截取技术、屏幕取词技术等方面的内容。全书对热点源代码进行了深入剖析和讲解，同时本书汇聚了作者利用Soft-ICE跟踪调试经验，
-
-
0下载：
摄像机控制，通讯方式：RS232。
波特率： 1200 1位起始位， 8位数据位，1位停止位，无效验。
格式：FEH(起始码)，数字，命令，FFH（结束码）。
1．切换摄像机
格式：FEH，摄像机号，11H，FFH
例子：切换7号摄像机 FEH，07H，11H ，FFH
例子：切换15号摄像机 FEH，01H，05H，11H ，FFH
2．调系统同步切换
格式：FEH，系统同步切换号，12H，FFH
例子：调3号系统同步切换FEH，03H，12
-
-
0下载：
Owing to the broad application value of audio
watermarking in remote transmission and mobile
extraction, it is very important to study watermarking
approaches against A/D and D/A conversion. Based
on wavelet decomposition and cepstrum technol
-
-
0下载：
Owing to the broad application value of audio
watermarking in remote transmission and mobile
extraction, it is very important to study watermarking
approaches against A/D and D/A conversion. Based
on wavelet decomposition and cepstrum technol
-
-
0下载：
Owing to the broad application value of audio
watermarking in remote transmission and mobile
extraction, it is very important to study watermarking
approaches against A/D and D/A conversion. Based
on wavelet decomposition and cepstrum technol
-
-
0下载：
FPGA异步时序转同步时序模块 位宽（bit） -FPGA asynchronous transfer timing synchronization timing module Width (bit)
-
-
1下载：
In this paper, we investigate the timing and carrier
frequency offset (CFO) synchronization problem in decode and
forward cooperative systems operating over frequency selective
channels. A training sequence which consists of one orthogonal
fr
-
-
0下载：
嵌入式系统设计导论 —基于32位微处理器与实时操作系统
1、uC/OS-II概述
2、任务管理
3、中断和时间管理
4、任务之间的通信与同步
5、存储管理-Introduction to Embedded System Design- Based on 32-bit microprocessor and real-time operating system, 1, uC/OS-II Overview 2, 3, task management, interrupt and t
-
-
0下载：
本模块的功能是验证实现和PC机进行基本的串口通信的功能。需要在PC机上安装一个串口调试工具来验证程序的功能。
程序实现了一个收发一帧10个bit（即无奇偶校验位）的串口控制器，10个bit是1位起始位，8个数据位，1个结束位。
串口的波特律由程序中定义的div_par参数决定，更改该参数可以实现相应的波特率。程序当前设定的div_par 的值
是0x104，对应的波特率是9600。用一个8倍波特率的时钟将发送或接受每一位bit的周期时间划分为8个时隙以使通
信同步.
程
-
-
0下载：
bit synchronization matlab code
-
-
7下载：
Gardner位同步算法与锁相环的联合仿真程序.加入了时偏和频偏，能很好地锁定时偏和频偏，得到最佳采样输出。(Gardner bit synchronization algorithm and phase-locked loop joint simulation program, adding time offset and frequency offset, can well lock the bias and frequency offset, get the best sampling o
-
-
0下载：
实现位同步提取的代码部分，使用Verilog语言编程。(Implementing the code part of the bit synchronization extraction)
-
