CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 搜索资源 - de2

搜索资源列表

  1. DE2_115_IR

    0下载:
  2. DE2-115开发板上射频发射器IR程序,调试已通过,开发环境采用QT2-The DE2-115 development board RF transmitter IR program, commissioning through the development environment using QT2
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:212074
    • 提供者:杨平平
  1. DE2_115_TV

    0下载:
  2. DE2-115开发板TV摄像头成像程序,源码亲测可用,可加入边缘算法成像,实时显示轮廓,速度流畅-The DE2-115 development board TV camera imaging procedures, the pro-test in the source can be added to the edge algorithms imaging, real-time display contours, fast-paced
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:886017
    • 提供者:杨平平
  1. BouncingBall

    0下载:
  2. VGA显示撞球游戏 硬件平台:DE2-70开发板 通过控制按钮可调节小球大小和运动速度-VGA display pool game Hardware platforms: the DE2-70 development board The control buttons can adjust the size and velocity of the ball
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-14
    • 文件大小:3170674
    • 提供者:lzf
  1. FPGA-and-SOPC

    0下载:
  2. quartusII中有个sopcbulider工具,此教程很好的介绍了在DE2-70板上如何使用sopcbulider和NIOSII.-It have sopcbulider tool quartusII this tutorial a good introduction to how to use sopcbulider and NIOSII- based on the DE2-70 board.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-21
    • 文件大小:36523942
    • 提供者:艾馨
  1. LEDG_COMBINATION

    0下载:
  2. If the right combination is entered then the LEDG on the FPGA (DE2-70) will light up, else it will fail to light
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:166263
    • 提供者:Amer
  1. DE0_exercise

    0下载:
  2. Altera公司生产的DE2开发板上附带资料的10个实验代码,在Quartus II环境下开发,绝对有价值(部分是在DE0上实现)-experiments of DE2 ,Altera,developmented with verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-22
    • 文件大小:40696097
    • 提供者:张嘉男
  1. DE2_LTM_TEST

    0下载:
  2. DE2开发板的TRDB-LTM测试程序,完成基本的画图功能-DE2 board TRDB- LTM test program to complete the basic drawing functions
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2016-06-07
    • 文件大小:1363968
    • 提供者:余国良
  1. DE2_LTM_Ephoto

    0下载:
  2. 例程基于DE2将FLASH里的图片通过SDRAM显示在TRDB_LTM触摸屏上-Routine based on the DE2 to the pictures by FLASH SDRAM display on the touch screen in the TRDB_LTM
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:586942
    • 提供者:余国良
  1. DE2_NET

    1下载:
  2. 基于altera的DE2开发板的以太网设计成功例程-Successful routine altera DE2 board Ethernet design
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2016-05-12
    • 文件大小:1827840
    • 提供者:余国良
  1. DE2_SD_Card_Audio

    0下载:
  2. 基于altera的DE2开发板的SD卡中读取音频信号成功范例-Successful example of the audio signal based on the altera DE2 board SD card
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-08
    • 文件大小:1805146
    • 提供者:余国良
  1. Virtual-Paint

    0下载:
  2. 基于SOPC的VGA小游戏设计与应用,DE2开发板的学习资料。-Based on the the SOPC VGA game design and application, the DE2 development board to learn information.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-21
    • 文件大小:6256162
    • 提供者:zhaochengru
  1. nios_ck

    0下载:
  2. VHDL的小例子,DE2开发板的入门例子,一个基于SOPC的串口的例子。- VHDL example, the entry of the DE2 development board example of a SOPC-based serial port examples.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-29
    • 文件大小:12246798
    • 提供者:zhaochengru
  1. niosii_vga

    0下载:
  2. 基于sopc的VGA的小例子,DE2开发板的例子,不是很复杂,适合初学者。-Small example of sopc VGA, examples of the DE2 development board, is not very complex, suitable for beginners.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-10
    • 文件大小:17346372
    • 提供者:zhaochengru
  1. DE2_lcd_clk

    0下载:
  2. 用VHDL写的在DE2开发板上的LCD实现的秒表程序-DE2 development board LCD stopwatch program written in VHDL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:507543
    • 提供者:zhaochengru
  1. DE2_70_TV_PIP

    0下载:
  2. DE2的代码,主要涉及画中画的处理,用了独特的处理方式,值得借鉴。-The DE2 code, mainly related to the processing of the picture in picture, with a unique approach, it is worth learning from.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:370325
    • 提供者:庄辉
  1. DE2_70_AUDIO

    0下载:
  2. DE2的音频处理,用了独特的方式,有一定的借鉴意义。-DE2 of audio processing
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-18
    • 文件大小:4693908
    • 提供者:庄辉
  1. fre

    0下载:
  2. verilog hdl 开发的频率计,运行环境 DE2-115开发板,内有modelsim仿真用的testbench。RTL级代码-verilog hdl developed frequency meter, operating environment, the DE2-115 development board, modelsim simulation of the testbench. RTL-level code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-16
    • 文件大小:4446146
    • 提供者:甜甜
  1. clock_lcd1602

    0下载:
  2. 在DE2-70上可同时实现数码管和LCD1602上动态显示电子表的数字。-In DE2-70 can be at the same time in the digital tube and LCD1602 dynamic display of the electronic watch value.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:1000853
    • 提供者:刘俊朋
  1. eight

    0下载:
  2. 实现友晶的DE2开发板上七段数码管的显示程序,quartus建模,已验证。-use the de2 board to display.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:460366
    • 提供者:king
  1. DE2_Top

    0下载:
  2. DE2 驱动配置,LCD,LED,,Audio,VGA显示等功能-DE2 driver config to realise LCD/LED/VGA/Audio display
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:29279
    • 提供者:jerry
« 1 2 ... 29 30 31 32 33 3435 36 37 38 39 ... 50 »
搜珍网 www.dssz.com