搜索资源列表
shuma
- 本程序使用xilinx芯片，verilog编写，实现数码管功能，数码管为共阳极数码管，您可变换UFC管脚定义适应自己的开发板-This program uses xilinx chip, verilog written realize digital functions, digital control for the common anode digital tube, you can transform the UFC pin definitions to adapt their own d
verilog_led7
- Verilog HDL 数码管控制程序,保护整个工程文件-Verilog HDL control
smg_clock
- 基于FPGA开发板的数码管时钟代码，可用无误差，分别有时分秒。-a led clock verilog code,it can be used on fpga board,it can dispaly hour、minite and second.
SegSimplified
- 本工程使用verilog HDL和vivado2014集成开发环境实现利用xilinx Basys3开发板上4位数码管显示从0到9999的计数器功能。-This project uses verilog HDL to realise counting 0 to 9999 on the 7-seg LED loaded on Xilinx Basys3 board.
miaobiao
- 用硬件描述语言Verilog HDL完成秒表设计模块，使用数码管。-Using hardware descr iption language Verilog HDL to complete the stopwatch design module, using digital tube.
07_number_mod
- verilog语言设计的2位数码管驱动。在Quarus11.0下编译成功，并在黑金开发板上测试OK-2 digital verilog language design tube drive. In Quarus11.0 compiler success, and OK in the test development board black gold
zonghe
- 这是一个verilog编写的计数器，基于quartusii软件，自动计数并显示在数码管上-This is a counter verilog prepared based quartusii software automatically counted and displayed on a digital
sp6ex14
- verilog,ISE工程。倒车雷达实例，每100ms产生1个超声波测距模块所需的10us高脉冲激励，并用数码管以16进制数据显示经过滤波处理的回响信号的高脉冲计数值（以10us为单位），与此同时，蜂鸣器根据障碍物远近，也会相应的发出不同频率的响声。-verilog, ISE project. Reversing radar instance, every 100ms high pulse generating 10us required an ultrasonic ranging module
shuzipaobiao_all
- VErilog源码，数字跑表数码管显示，按键控制-VErilog source, digital stopwatch digital display, control buttons
display_sm
- 数码管扫描verilog源代码 display code verilog-display code
ADC_Tube
- 基于FPGA实现AD采集并通过数码管显示的程序 使用芯片为EP2C8Q208C8N,所用AD9280，使用Verilog语言编程，本例子有工程文件、仿真、波形，经过测试可以使用。-Based on FPGA chip AD acquisition and use of EP2C8Q208C8N, used AD9280, using Verilog language programming, the present examples are engineering documents,
Digital-clock
- 基于FPGA实现数码管数字时钟功能 使用芯片为EP2C8Q208C8N,使用数码管显示数字时钟，使用Verilog语言编程，本例子有工程文件、仿真、波形，经过测试可以使用。-Based on FPGA digital tube digital clock function uses chip EP2C8Q208C8N, use digital display digital clock, using Verilog language programming, the present exam
pinlvji2
- verilog语言，quartus下实现频率计，内附原理图以及详细说明。 一共6个.v模块，其中一个是top，其余都是子模块。 测量频率的原理很简单，对一定时间内待测信号的上升沿的个数进行记录即可。 单位khz，四位数码管，小数点可以处于其中任何一位，假设数码管由高到低定义成HEX3，HEX2，HEX1，HEX0，那么当hex0的小数点点亮时，表示xxxx khz，hex1的点亮时，xxx.x khz，依次类推。 为保证精度，当时xxxx khz时，最小分辨率应该是1khz，所以
class10_HEX8
- 主要是用Verilog代码编程对8位数码管的显示的控制-Mainly use Verilog code programming control of eight digital tube display
count
- 用Vrilog实现了一个计数器，并用七段数码管进行显示，运用了时分复用，代码简单明了，适合基础学习。-Using Verilog to achieve a counter, the code is simple and clear, suitable for basic learning.
verilog_experiment
- 关于verilog的数码管显示，简单的输入输出，流水灯-about verilog test in and out ,about light on and off
seg7_verilog
- 七段式LED数码管驱动，Verilog源码，FPGA开发学习。硬件描述语言基础学习。-LED driver
dianti
- 实现电梯的相关控制系统，在开发板EGO1上实现，数码管显示相关的楼层和状态-dianti in verilog
fpga_video_game-master
- 在开发板EGO1上实现的直升机飞行游戏，随时间的累积，速度不断加快，数码管显示积分- Helicopter game in verilog
IRcoder
- 利用Verilog HDL程序实现红外线解码数码管显示,遥控器按下数字显示在FPGA开发板的数码管上.-Using Verilog HDL program to achieve infrared decoding digital display,the remote control presses the digital display on the digital board of the FPGA development board.